Wichtige Erkenntnisse<\/strong><\/p>\n\n\n\n Ein QFN, oder Quad Flat No-Lead-Geh\u00e4use<\/strong>, ist ein oberfl\u00e4chenmontiertes IC-Geh\u00e4use mit niedrigem Profil. Anstelle von langen Metallpins, die seitlich herausragen, verwendet ein QFN flache Metallanschl\u00fcsse am unteren Umfang des Geh\u00e4uses. Diese Anschl\u00fcsse werden direkt auf passende Kupferpads auf der Leiterplatte gel\u00f6tet.<\/p>\n\n\n\n Das Wort Quad<\/strong> bedeutet, dass die Anschl\u00fcsse entlang vier Seiten angeordnet sind. Ein verwandtes Geh\u00e4use, das DFN oder Dual Flat No-Lead-Geh\u00e4use, hat Anschl\u00fcsse auf zwei gegen\u00fcberliegenden Seiten.<\/p>\n\n\n\n QFNs werden oft als nahezu Chip-Scale-Geh\u00e4use beschrieben, da der vergossene K\u00f6rper nur geringf\u00fcgig gr\u00f6\u00dfer als der Halbleiter-Die sein kann. Analog Devices beschreibt sein verwandtes Lead-Frame-Chip-Scale-Geh\u00e4use als ein kunststoffvergossenes, leitungsfreies Geh\u00e4use, das auf einem Kupfer-Leadframe aufgebaut ist, mit Umfangs-Pads und einem exponierten Paddle, das auf die Leiterplatte gel\u00f6tet wird. Diese Struktur reduziert die Platinenfl\u00e4che und schafft gleichzeitig kurze elektrische und thermische Pfade. Analog Devices AN-772<\/a><\/p>\n\n\n\n Ja, elektrisch \u2013 aber nicht in Form von hervorstehenden Beinen. Die \u201cPins\u201d sind metallisierte Anschl\u00fcsse oder Lands auf der Unterseite und manchmal teilweise entlang der Geh\u00e4usekante. Da sie sich nicht wie QFP-Anschl\u00fcsse nach au\u00dfen erstrecken, reduzieren sie den Geh\u00e4use-Footprint und die Anschlussinduktivit\u00e4t.<\/p>\n\n\n\n Viele QFN-Geh\u00e4use haben ein gro\u00dfes Metallpad in der Mitte der Unterseite. Es kann als:<\/p>\n\n\n\n Das Pad schafft einen direkten Pfad vom Die oder Leadframe in die Leiterplatte. Wenn es ordnungsgem\u00e4\u00df auf sein entsprechendes PCB-Land gel\u00f6tet wird, kann es den thermischen Widerstand reduzieren und die elektrische Masseverbindung verbessern. Thermische Vias k\u00f6nnen dann W\u00e4rme von der oberen Schicht zu inneren oder unteren Kupferebenen leiten. Texas Instruments QFN-Layout-Richtlinien<\/a><\/p>\n\n\n\n Das exponierte Pad ist jedoch nicht automatisch eine Masseverbindung<\/strong>. Je nach Bauteil kann es mit Masse, einer Versorgungsschiene, einem Schaltknoten, einem anderen Signal oder gar keinem elektrischen Netz verbunden sein. Befolgen Sie das Datenblatt genau.<\/p>\n\n\n\n Ein herk\u00f6mmliches drahtgebondetes QFN enth\u00e4lt typischerweise f\u00fcnf Hauptelemente:<\/p>\n\n\n\n Nach dem Verguss werden die Geh\u00e4use durch S\u00e4gen oder Stanzen vereinzelt. Einige neuere QFNs verwenden Flip-Chip-Verbindungen wie L\u00f6tbumps oder Kupferpillar anstelle von Bonddr\u00e4hten. Diese Strukturen k\u00f6nnen die internen elektrischen Pfade weiter verk\u00fcrzen und unterst\u00fctzen unterschiedliche Leistungs- oder Routing-Anforderungen. Analog Devices QFN-Montagerichtlinien<\/a><\/p>\n\n\n\n Auf der best\u00fcckten Leiterplatte verbinden L\u00f6tstellen die Randanschl\u00fcsse und die freiliegende Pad-Fl\u00e4che mit der Platine. Die Leiterplatte ist daher Teil des thermischen Systems des Geh\u00e4uses und nicht nur ein mechanischer Tr\u00e4ger.<\/p>\n\n\n\n Die QFN-Terminologie ist bei Halbleiterherstellern nicht vollst\u00e4ndig einheitlich. Die folgenden Kategorien beschreiben g\u00e4ngige Konstruktionen und Funktionen, aber die Geh\u00e4usezeichnung bleibt die ma\u00dfgebliche Quelle.<\/p>\n\n\n\n Ein Standard-QFN hat eine Reihe von Randanschl\u00fcssen auf allen vier Seiten. Es kann eine zentrale freiliegende Pad-Fl\u00e4che enthalten. Dieses Format wird h\u00e4ufig f\u00fcr analoge ICs, Leistungsmanagement-Bauelemente, Interface-ICs, HF-Komponenten und Mikrocontroller verwendet.<\/p>\n\n\n\n Ein QFN mit freiliegender Pad-Fl\u00e4che bietet eine gro\u00dfe Unterseiten-Paddle f\u00fcr W\u00e4rme\u00fcbertragung, elektrische Verbindung oder beides. Obwohl freiliegende Pad-Fl\u00e4chen \u00fcblich sind, variieren ihre Gr\u00f6\u00dfen und Netzzuordnungen. Einige Bauelemente verwenden auch mehrere freiliegende Pad-Fl\u00e4chen.<\/p>\n\n\n\n Die L\u00f6tstellen eines Standard-QFN sind gr\u00f6\u00dftenteils unter dem Geh\u00e4use verborgen. Ein Design mit seitlich benetzbaren Flanken modifiziert die Anschlusskante, sodass Lot eine sichtbare Seitenkehle bilden kann. Dieses Merkmal unterst\u00fctzt die automatische optische Inspektion und ist besonders n\u00fctzlich, wenn Produktionsstandards sichtbare L\u00f6tstellennachweise erfordern. Analog Devices QFN-Montagerichtlinien<\/a><\/p>\n\n\n\n Ein Flip-Chip-QFN verbindet den Chip \u00fcber Bumps oder Pillars mit dem Leadframe, anstatt \u00fcber herk\u00f6mmliche Bonddr\u00e4hte. Je nach Design kann es k\u00fcrzere Verbindungen, verbesserte Stromtragf\u00e4higkeit oder einen anderen thermischen Pfad bieten.<\/p>\n\n\n\n Multi-Row-QFNs platzieren zwei oder mehr Reihen von Kontakten unter oder nahe der Geh\u00e4useperipherie. Sie erh\u00f6hen die Ein-\/Ausgangsdichte ohne L\u00f6tkugeln, aber ihre Footprints, Verdrahtung, Inspektion und Montage k\u00f6nnen komplexer sein als bei einreihigen QFNs.<\/p>\n\n\n\n Power-QFN-Geh\u00e4use sind f\u00fcr Leistungshalbleiter und Leistungsmanagement-ICs optimiert. Sie k\u00f6nnen gro\u00dfe oder asymmetrische Pad-Fl\u00e4chen, mehrere freiliegende Bereiche oder Hochstromverbindungen verwenden. Ihre Anforderungen an Kupfer und Vias auf der Leiterplatte sollten durch bauelementspezifische thermische und elektrische Analysen bestimmt werden. NXP weist darauf hin, dass das Design der freiliegenden Pad-Fl\u00e4che und der Vias von der Leistungsdissipation des Produkts und den Anwendungsanforderungen abh\u00e4ngt. NXP PwrQFN-Montagerichtlinien<\/a><\/p>\n\n\n\n Air-Cavity-Versionen umschlie\u00dfen den Chip ohne konventionelles Transfer-Molding direkt um ihn herum. Sie werden in ausgew\u00e4hlten HF- und Mikrowellenanwendungen eingesetzt, wo elektrische Leistung, Frequenzgang oder spezielle Chip-Anforderungen die h\u00f6heren Geh\u00e4usekosten rechtfertigen.<\/p>\n\n\n\n Da die Anschl\u00fcsse nicht \u00fcber das Geh\u00e4use hinausragen, belegt ein QFN in der Regel weniger Platinenfl\u00e4che als ein vergleichbares Gullwing-Geh\u00e4use. Sein flaches Profil eignet sich auch f\u00fcr kompakte und h\u00f6henbegrenzte Produkte.<\/p>\n\n\n\n Kurze Anschlusspfade reduzieren parasit\u00e4re Induktivit\u00e4t und Widerstand im Vergleich zu langen geformten Anschl\u00fcssen. Dies kann Hochgeschwindigkeits-Digitalsignalen, HF-Schaltungen, Schaltnetzteilen und pr\u00e4zisen Analogdesigns zugutekommen \u2013 vorausgesetzt, das Leiterplattenlayout ist gleicherma\u00dfen gut kontrolliert.<\/p>\n\n\n\n Wenn die freiliegende Pad-Fl\u00e4che korrekt gel\u00f6tet ist, kann W\u00e4rme vom Chip in das Kupfer der Leiterplatte flie\u00dfen. Thermische Vias k\u00f6nnen diese W\u00e4rme in innere Ebenen oder auf die gegen\u00fcberliegende Seite der Platine verteilen. Die tats\u00e4chliche Sperrschichttemperatur h\u00e4ngt weiterhin von Leistungsdissipation, Kupferfl\u00e4che, Schichtaufbau, Luftstrom, benachbarten Komponenten, Grenzfl\u00e4chenqualit\u00e4t und Geh\u00e4usebedingungen ab.<\/p>\n\n\n\n QFNs sind leicht und d\u00fcnn. Dies macht sie n\u00fctzlich f\u00fcr tragbare Ger\u00e4te, Sensoren, Kommunikationsmodule, Wearables, industrielle Steuerungen und andere platzbeschr\u00e4nkte Baugruppen.<\/p>\n\n\n\n QFNs k\u00f6nnen mit konventioneller Lotpastendruck-, Best\u00fcckungs- und Reflow-Ausr\u00fcstung montiert werden. F\u00fcr einen Standard-QFN-Prozess ist normalerweise kein Underfill erforderlich. Analog Devices AN-772<\/a><\/p>\n\n\n\n Die meisten QFN-Verbindungen liegen unter dem Geh\u00e4use, sodass eine gew\u00f6hnliche visuelle Inspektion die gesamte Verbindung nicht best\u00e4tigen kann. Zweidimensionale R\u00f6ntgeninspektion kann viele Unterbrechungen, Br\u00fccken und Hohlr\u00e4ume erkennen. Geh\u00e4use mit seitlich benetzbaren Flanken verbessern die optische Inspektion der Randverbindungen, machen aber die zentrale Pad-Fl\u00e4che nicht sichtbar. Analog Devices QFN-Montagerichtlinien<\/a><\/p>\n\n\n\n Feine Pad-Abst\u00e4nde lassen wenig Raum f\u00fcr Lotmasken-Registrierung, Schablonenfehler, \u00fcbersch\u00fcssige Paste und Platzierungsversatz. Ein leicht falscher Footprint kann \u00fcber eine gesamte Produktionscharge hinweg Br\u00fcckenbildung, unzureichendes Lot oder unzuverl\u00e4ssige Verbindungen verursachen.<\/p>\n\n\n\n Flussmittelgase k\u00f6nnen sich w\u00e4hrend des Reflows unter einer gro\u00dfen freiliegenden Pad-Fl\u00e4che ansammeln. Eine gewisse Hohlraumbildung kann unvermeidbar sein, aber gro\u00dfe oder konzentrierte Hohlr\u00e4ume k\u00f6nnen W\u00e4rme\u00fcbertragung, Stromfluss oder mechanische Unterst\u00fctzung beeintr\u00e4chtigen. Die akzeptable Grenze muss vom Komponentenlieferanten, der Montagenorm und den Produktzuverl\u00e4ssigkeitsanforderungen stammen \u2013 nicht von einem universellen Prozentsatz.<\/p>\n\n\n\n Die Unterseiten-Verbindungen machen QFNs schwieriger mit einem konventionellen L\u00f6tkolben zu l\u00f6ten. Rework erfordert in der Regel kontrolliertes Vorheizen, Hei\u00dfluft, die richtige D\u00fcse, frische Lotpaste und pr\u00e4zise Ausrichtung. Wiederholtes Erhitzen kann das Bauelement, die Leiterplatten-Pads, die Lotmaske oder benachbarte Teile besch\u00e4digen.<\/p>\n\n\n\n Ein Design, das in CAD korrekt aussieht, kann dennoch fehlschlagen, wenn Schablone, Paste, Platzierungsgenauigkeit, Reflow-Profil, Feuchtigkeitshandhabung oder Inspektionsmethode ungeeignet sind. Eine fr\u00fchzeitige Koordination zwischen Leiterplatten-Designer, Hersteller und Montagedienstleister reduziert dieses Risiko.<\/p>\n\n\n\n\n
Was ist ein QFN-Geh\u00e4use?<\/h2>\n\n\n\n
![\"QFN-Geh\u00e4use](\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view.webp\")
<\/figure>\n\n\n\nHat ein QFN-Geh\u00e4use Pins?<\/h3>\n\n\n\n
Was ist das exponierte Pad unter einem QFN?<\/h3>\n\n\n\n
\n
Wie sind QFN-Geh\u00e4use aufgebaut?<\/h2>\n\n\n\n
\n
![\"Querschnittsdiagramm](\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram.webp\")
<\/figure>\n\n\n\nH\u00e4ufige Typen von QFN-Geh\u00e4usen<\/h2>\n\n\n\n
Standard-QFN<\/h3>\n\n\n\n
QFN mit freiliegender Pad-Fl\u00e4che<\/h3>\n\n\n\n
QFN mit seitlich benetzbaren Flanken<\/h3>\n\n\n\n
Flip-Chip-QFN<\/h3>\n\n\n\n
Multi-Row-QFN<\/h3>\n\n\n\n
Power-QFN<\/h3>\n\n\n\n
Air-Cavity-QFN<\/h3>\n\n\n\n
Vorteile von QFN-Geh\u00e4usen<\/h2>\n\n\n\n
Kleinerer Leiterplatten-Footprint<\/h3>\n\n\n\n
Gute elektrische Leistung<\/h3>\n\n\n\n
Effiziente W\u00e4rme\u00fcbertragung<\/h3>\n\n\n\n
Geringe Geh\u00e4usemasse und niedriges Profil<\/h3>\n\n\n\n
Standard-SMT-Verarbeitung<\/h3>\n\n\n\n
Einschr\u00e4nkungen von QFN-Geh\u00e4usen<\/h2>\n\n\n\n
Verborgene L\u00f6tstellen<\/h3>\n\n\n\n
Enge Toleranzen bei Footprint und Prozess<\/h3>\n\n\n\n
Hohlraumbildung im thermischen Pad<\/h3>\n\n\n\n
Schwierigeres Prototyping und Rework<\/h3>\n\n\n\n
Gr\u00f6\u00dfere Abh\u00e4ngigkeit von der Leiterplatten-Montagef\u00e4higkeit<\/h3>\n\n\n\n
QFN vs. QFP-, DFN- und BGA-Geh\u00e4use<\/h2>\n\n\n\n
![\"QFN](\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing.webp\")
<\/figure>\n\n\n\n![\"X-ray](\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view.webp\")
<\/figure>\n\n\n\n