{"id":23511,"date":"2026-09-04T09:00:33","date_gmt":"2026-09-04T09:00:33","guid":{"rendered":"https:\/\/lead-pcb.com\/?p=23511"},"modified":"2026-09-07T09:21:24","modified_gmt":"2026-09-07T09:21:24","slug":"hdi-pcb","status":"publish","type":"post","link":"https:\/\/lead-pcb.com\/es\/blog\/hdi-pcb","title":{"rendered":"PCB HDI: Apilados, reglas de dise\u00f1o de microv\u00edas y qu\u00e9 compra realmente el costo adicional"},"content":{"rendered":"<p class=\"wp-block-paragraph\">Cuando un BGA de paso de bola de 0,4 mm aterriza en el dise\u00f1o de su placa, el enrutamiento est\u00e1ndar de PCB choca contra una pared f\u00edsica<sup><\/sup>. Los abanicos tipo dogbone con v\u00edas perforadas mec\u00e1nicamente convencionales de 0,2 mm (8 mil) no pueden enrutar f\u00edsicamente entre las bolas sin violar las reglas de holgura o cortar los planos de referencia<sup><\/sup>. Con esa geometr\u00eda exacta, la fabricaci\u00f3n convencional de PCB de orificio pasante deja de ser viable<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Se le empuja hacia la interconexi\u00f3n de alta densidad (HDI)<sup><\/sup>. Sin embargo, la mayor\u00eda de los recursos tratan el HDI simplemente como \u201cpistas y almohadillas m\u00e1s peque\u00f1as\u201d, ocultando las realidades cr\u00edticas de ingenier\u00eda: el HDI es un proceso de fabricaci\u00f3n secuencial completamente diferente, y su arquitectura de capas determina su costo y su calendario de entrega mucho m\u00e1s que su n\u00famero de capas<sup><\/sup>.<\/p>\n\n\n\n<div class=\"wp-block-group\"><div class=\"wp-block-group__inner-container is-layout-constrained wp-block-group-is-layout-constrained\">\n<p class=\"wp-block-paragraph\"><strong>Conclusiones clave:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Proceso sobre densidad:<\/strong> Una PCB HDI no es meramente \u201cuna placa m\u00e1s densa\u201d \u2014 es un proceso de fabricaci\u00f3n distinto basado en laminaci\u00f3n secuencial y microv\u00edas perforadas con l\u00e1ser.<\/li>\n\n\n\n<li><strong>El verdadero factor de costo:<\/strong> El costo de la placa est\u00e1 gobernado principalmente por el <em>n\u00famero de ciclos de laminaci\u00f3n secuencial<\/em>, no por el n\u00famero total de capas.<\/li>\n\n\n\n<li><strong>El desencadenante de selecci\u00f3n:<\/strong> Por debajo de aproximadamente un paso de BGA de 0,4 mm, el abanico dogbone est\u00e1ndar falla f\u00edsicamente, haciendo necesarias las microv\u00edas en almohadilla (via-in-pad).<\/li>\n\n\n\n<li><strong>Regla general de apilado:<\/strong> Elija una estructura de acumulaci\u00f3n 1+N+1 a menos que los recuentos altos de pines fuercen 2+N+2 o superior, ya que cada capa de acumulaci\u00f3n adicional incrementa tanto el costo como el plazo de entrega.<\/li>\n<\/ul>\n<\/div><\/div>\n\n\n\n<h2 class=\"wp-block-heading\">\u00bfQu\u00e9 es una PCB HDI?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Las discusiones de la industria a menudo definen el HDI por la densidad de componentes o las dimensiones nominales de las pistas, pero los fabricantes definen el HDI por el <strong>proceso<\/strong><sup><\/sup>. Una placa de circuito se convierte en una placa HDI cuando requiere laminaci\u00f3n de acumulaci\u00f3n secuencial, microv\u00edas ciegas o enterradas perforadas con l\u00e1ser, y procesos de metalizaci\u00f3n especializados en lugar de la perforaci\u00f3n est\u00e1ndar de orificio pasante de una sola prensa<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp\" alt=\"placa multicapa de orificio pasante 1+n+1 hdi pcb build up\" class=\"wp-image-23513\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">El marco normativo<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>IPC-2226 (Norma de dise\u00f1o seccional para placas impresas HDI):<\/strong> Establece las definiciones de referencia para arquitecturas HDI, dividiendo los dise\u00f1os en Tipo I a Tipo VI seg\u00fan la complejidad de interconexi\u00f3n, las estructuras diel\u00e9ctricas y la integraci\u00f3n de orificios pasantes.<\/li>\n\n\n\n<li><strong>IPC-T-50 (T\u00e9rminos y definiciones):<\/strong> Clasifica una <strong>microv\u00eda<\/strong> como una v\u00eda ciega con un di\u00e1metro de orificio de 150 \u00b5m (aprox. 6 mil) o menos, terminada sobre o dentro de una capa de almohadilla objetivo definida.<\/li>\n\n\n\n<li><strong>IPC-6016:<\/strong> Especifica los requisitos de calificaci\u00f3n y rendimiento para capas y placas de interconexi\u00f3n de alta densidad.<\/li>\n\n\n\n<li><strong>IPC-6012 e IPC-4101:<\/strong> Gobiernan las especificaciones de rendimiento de placas r\u00edgidas y las propiedades del material laminado base (expansi\u00f3n t\u00e9rmica, temperatura de transici\u00f3n v\u00edtrea y m\u00e9tricas de descomposici\u00f3n).<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Microv\u00edas l\u00e1ser frente a v\u00edas perforadas mec\u00e1nicamente<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Las brocas mec\u00e1nicas alcanzan l\u00edmites f\u00edsicos por debajo de 0,15 mm (6 mil): las brocas se rompen con frecuencia, se produce desviaci\u00f3n debido a la deflexi\u00f3n del tejido de vidrio, y las relaciones de aspecto superan r\u00e1pidamente los umbrales de galvanizado fiables.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Las microv\u00edas l\u00e1ser, por el contrario, se forman mediante ablaci\u00f3n \u00f3ptica para alcanzar las almohadillas objetivo en capas adyacentes<sup><\/sup>. Debido a que la perforaci\u00f3n l\u00e1ser elimina el diel\u00e9ctrico hasta la almohadilla de cobre objetivo sin penetrar m\u00e1s profundamente en el n\u00facleo, libera canales de enrutamiento en cada capa subyacente<sup><\/sup>. En consecuencia, <strong>V\u00eda en almohadilla galvanizada (VIPPO)<\/strong> pasa de ser un lujo de dise\u00f1o costoso a un requisito de ensamblaje est\u00e1ndar, eliminando los stubs de se\u00f1al y ahorrando \u00e1rea de placa bajo componentes de paso fino<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"600\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp\" alt=\"Placa de circuito HDI de 8 capas 1+6+1\" class=\"wp-image-8711\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-300x180.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-768x461.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-18x12.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">HDI frente a PCB est\u00e1ndar: cu\u00e1ndo el costo adicional realmente se amortiza<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">El HDI se amortiza cuando el escape de enrutamiento o la densidad de pines\u2014no solo el n\u00famero de capas\u2014es la restricci\u00f3n vinculante<sup><\/sup>. Si una placa est\u00e1ndar de orificio pasante con trazo\/espacio de 0,15 mm (6 mil) puede enrutar su lista de redes simplemente a\u00f1adiendo dos planos de se\u00f1al internos, la fabricaci\u00f3n convencional ser\u00e1 casi siempre m\u00e1s barata y r\u00e1pida<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp\" alt=\"\u00edndice de costo de PCB HDI comparaci\u00f3n por nivel de apilamiento\" class=\"wp-image-23514\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">La matriz de decisi\u00f3n econ\u00f3mica<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">El HDI ofrece una reducci\u00f3n neta de costos solo cuando la densidad tecnol\u00f3gica compensa los costos a nivel de sistema:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Reducciones del n\u00famero de capas:<\/strong> Reemplazar una placa compleja de orificio pasante de 16 capas con un apilado HDI 1+N+1 de 10 capas puede lograr una paridad de costos neta mientras ofrece una integridad de se\u00f1al superior.<\/li>\n\n\n\n<li><strong>Miniaturizaci\u00f3n del gabinete:<\/strong> Cambiar a HDI a menudo reduce el \u00e1rea de la placa en un 30% a 50%, permitiendo gabinetes m\u00e1s peque\u00f1os o liberando espacio interno para bater\u00edas m\u00e1s grandes.<\/li>\n\n\n\n<li><strong>Consolidaci\u00f3n de placas:<\/strong> La alta densidad de enrutado permite que los subconjuntos de m\u00faltiples placas (como una placa portadora m\u00e1s un m\u00f3dulo de c\u00f3mputo) se consoliden en un \u00fanico sustrato r\u00edgido.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Cu\u00e1ndo NO usar HDI<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">No especifique HDI si<sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>El paso de componentes m\u00e1s peque\u00f1o en la placa es \u2265 0,65 mm.<\/li>\n\n\n\n<li>La salida de enrutado puede completarse utilizando l\u00edneas est\u00e1ndar de 0,127 mm (5 mil) con v\u00edas perforadas mec\u00e1nicamente de 0,2 mm sin crear cuellos de botella severos de enrutado.<\/li>\n\n\n\n<li>Su producto requiere pesos de cobre extremos (\u2265 2 oz) en las capas externas de acumulaci\u00f3n, lo que entra en conflicto con la perforaci\u00f3n l\u00e1ser de microv\u00edas y el grabado de l\u00edneas finas.<\/li>\n<\/ol>\n\n\n\n<h2 class=\"wp-block-heading\">Estructuras de apilamiento HDI: 1+N+1, 2+N+2, 3+N+3 y ELIC<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La nomenclatura central del HDI utiliza el formato <strong><em>i+N+i<\/em><\/strong>, donde:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong><em>N<\/em><\/strong> representa el n\u00facleo base (un n\u00facleo multicapa est\u00e1ndar, laminado y curado con v\u00edas pasantes o v\u00edas enterradas).<\/li>\n\n\n\n<li><strong><em>i<\/em><\/strong> representa el n\u00famero de capas secuenciales de acumulaci\u00f3n laminadas sucesivamente tanto en la parte superior como en la inferior del n\u00facleo.<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Cada incremento en <em>i<\/em> a\u00f1ade un ciclo adicional de laminaci\u00f3n en una prensa de vac\u00edo, requiriendo ciclos de perforaci\u00f3n mec\u00e1nica, procesos de perforaci\u00f3n l\u00e1ser, preparaci\u00f3n de superficies y electrodeposici\u00f3n. Los ciclos de laminaci\u00f3n\u2014no el n\u00famero total de capas\u2014impulsan el costo, la ca\u00edda del rendimiento y los plazos de producci\u00f3n.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"390\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp\" alt=\"1+n+1 vs 2+n+2 vs secci\u00f3n transversal de ELIC\" class=\"wp-image-23515\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-300x117.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-768x300.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-18x7.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Los Niveles Arquitect\u00f3nicos<\/h3>\n\n\n\n<h4 class=\"wp-block-heading\">Arquitectura 1+N+1<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">El punto de entrada base para HDI. Un n\u00facleo curado (N capas) est\u00e1 limitado en ambos lados por un diel\u00e9ctrico exterior y una capa de foil. Las microv\u00edas van desde la capa 1 a la capa 2, y de la capa n a la capa n-1. El n\u00facleo puede contener v\u00edas enterradas perforadas mec\u00e1nicamente que conectan la capa 2 con la capa n-1. Esto requiere <strong>un ciclo de laminaci\u00f3n secuencial<\/strong> m\u00e1s all\u00e1 del prensado del n\u00facleo.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\">Arquitecturas 2+N+2 y 3+N+3<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Se utilizan cuando los BGA de alto n\u00famero de pines requieren m\u00faltiples filas de escape<sup><\/sup>. Requiere <strong>dos o tres pasos separados de acumulaci\u00f3n secuencial<\/strong><sup><\/sup>. Las microv\u00edas pueden ser:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Escalonadas:<\/strong> Estructuralmente robustas, donde la microv\u00eda en L1\u2013L2 no se alinea verticalmente con la v\u00eda en L2\u2013L3.<\/li>\n\n\n\n<li><strong>Apiladas:<\/strong> Las v\u00edas se colocan directamente una sobre otra. Las v\u00edas apiladas <strong>requieren relleno de cobre electrodepositado s\u00f3lido<\/strong> en la microv\u00eda subyacente para prevenir la atrapamiento de resina y la falla de la uni\u00f3n, a\u00f1adiendo pasos de fabricaci\u00f3n y costo.<\/li>\n<\/ul>\n\n\n\n<h4 class=\"wp-block-heading\">Interconexi\u00f3n de Cada Capa (ELIC)<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">En ELIC, no hay un n\u00facleo grueso convencional. Cada capa diel\u00e9ctrica es perforada con microv\u00edas y rellenada con cobre electrodepositado s\u00f3lido, permitiendo que las trazas y v\u00edas se coloquen libremente en cualquier capa a lo largo del apilamiento<sup><\/sup>. ELIC es el est\u00e1ndar en smartphones de gama alta y aceleradores de c\u00f3mputo de alto rendimiento, pero requiere una estricta disciplina de dise\u00f1o y ofrece rendimientos iniciales de fabricaci\u00f3n m\u00e1s bajos<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Rendimiento DFM de Primera Pasada por Arquitectura (%)\n<\/code><\/pre>\n\n\n\n<h2 class=\"wp-block-heading\">Reglas de Dise\u00f1o de Microv\u00edas que Superan la Revisi\u00f3n DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La mayor\u00eda de las retenciones CAM y los redise\u00f1os de placas en proyectos HDI provienen de problemas de geometr\u00eda de microv\u00edas, m\u00e1s que de violaciones de ancho de traza<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Relaci\u00f3n de Aspecto (Profundidad a Di\u00e1metro)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La restricci\u00f3n principal de la fabricaci\u00f3n de microv\u00edas l\u00e1ser es la relaci\u00f3n de aspecto:<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Relaci\u00f3n de Aspecto = Espesor del Diel\u00e9ctrico (H) \/ Di\u00e1metro de Perforaci\u00f3n (D)<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Seg\u00fan IPC-6016 y las tablas de capacidad est\u00e1ndar, la relaci\u00f3n de aspecto m\u00e1xima confiable para una microv\u00eda l\u00e1ser es <strong><em>0.75:1<\/em><\/strong>, con un objetivo de producci\u00f3n \u00f3ptimo de <strong><em>0.60:1<\/em> a <em>0.70:1<\/em><\/strong>. Si su espesor diel\u00e9ctrico es de 75 \u03bcm, el di\u00e1metro de perforaci\u00f3n l\u00e1ser no debe ser menor a 100 \u03bcm (<em>0.75:1<\/em> relaci\u00f3n). Exceder este l\u00edmite causa estancamiento del fluido en los qu\u00edmicos de electrodeposici\u00f3n, resultando en cobre de barril delgado y poco confiable y vac\u00edos durante el relleno electrol\u00edtico.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"426\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp\" alt=\"relaci\u00f3n de aspecto de microv\u00edas en PCB HDI y geometr\u00eda de pads\" class=\"wp-image-23516\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-300x128.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-768x327.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-18x8.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">F\u00edsica de la Perforaci\u00f3n L\u00e1ser: CO<sub>2<\/sub> vs. UV<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>CO<sub>2<\/sub> L\u00e1seres (Infrarrojo, \uff5e 9,4 \u2014 10,6 \u03bcm):<\/strong> Altamente eficientes para ablacionar diel\u00e9ctricos org\u00e1nicos y matrices de resina, pero se reflejan naturalmente en el cobre. Requiere una ventana de cobre grabada (m\u00e1scara conforme) o foils de cobre especializados con tratamiento superficial. Los tama\u00f1os de orificio generalmente est\u00e1n limitados a \u2265 75 \u03bcm.<\/li>\n\n\n\n<li><strong>L\u00e1seres UV (355 nm):<\/strong> Corta tanto la l\u00e1mina de cobre como el diel\u00e9ctrico mediante ablaci\u00f3n fotoqu\u00edmica. Proporciona perfiles de pared de orificio m\u00e1s limpios hasta 50 \u03bcm, pero presenta velocidades de ciclo m\u00e1s lentas.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Pads de captura y anillos anulares<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">El equipo de perforaci\u00f3n l\u00e1ser mantiene una alta precisi\u00f3n del haz, pero la expansi\u00f3n y contracci\u00f3n de las capas internas durante los ciclos de laminaci\u00f3n introduce desaf\u00edos de tolerancia de registro.<sup><\/sup>.<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Di\u00e1metro del pad de captura objetivo: di\u00e1metro de perforaci\u00f3n + 0,15 mm (6 mil) como m\u00ednimo.<\/li>\n\n\n\n<li>Anillo anular m\u00ednimo: mantener un anillo anular m\u00ednimo de 0,05 mm (2 mil) en los pads internos para evitar la ruptura bajo el desplazamiento de capas.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Opciones de relleno de v\u00edas<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Galvanizado de cobre electrol\u00edtico (relleno s\u00f3lido):<\/strong> Obligatorio para v\u00edas apiladas y estructuras de v\u00eda en pad galvanizado (VIPPO). Elimina la atrapaci\u00f3n de aire y proporciona superficies planas para el ensamblaje de componentes.<\/li>\n\n\n\n<li><strong>Relleno con pasta conductora \/ no conductora:<\/strong> Reservado principalmente para v\u00edas enterradas perforadas mec\u00e1nicamente dentro del n\u00facleo antes de la laminaci\u00f3n de acumulaci\u00f3n. La pasta no conductora se prefiere sobre la pasta conductora porque su coeficiente de expansi\u00f3n t\u00e9rmica (CTE) coincide m\u00e1s estrechamente con la resina del laminado circundante, reduciendo los riesgos de separaci\u00f3n del barril.<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">L\u00edneas finas, mSAP y el paso de BGA que te obliga a decidir<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La selecci\u00f3n de componentes, espec\u00edficamente el paso m\u00ednimo de bola BGA, determina si necesitas PCB est\u00e1ndar, HDI b\u00e1sico o procesamiento semiaditivo avanzado.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Reglas pr\u00e1cticas para el breakout del paso BGA\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">El l\u00edmite del grabado sustractivo<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La fabricaci\u00f3n tradicional de PCB se basa en <strong>grabado qu\u00edmico sustractivo<\/strong>: un laminado recubierto con l\u00e1mina de cobre continua se enmascara con resist de grabado, y el cobre no protegido se disuelve.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Debido a que los grabadores qu\u00edmicos isotr\u00f3picos disuelven el cobre tanto horizontal como verticalmente, las trazas desarrollan un cono de grabado hacia adentro (perfil trapezoidal). Cuando los anchos de traza caen por debajo de 65 \u03bcm (2,5 mil), el socavado del grabado elimina la adhesi\u00f3n de la traza y causa variaciones de impedancia inaceptables.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"332\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp\" alt=\"grabado sustractivo vs perfil semi aditivo (MSAP)\" class=\"wp-image-23517\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-300x100.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-768x255.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Proceso semiaditivo modificado (mSAP)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Para escapar de las limitaciones del grabado sustractivo, los fabricantes implementan <strong>mSAP<\/strong><sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Comienza con una capa semilla de cobre ultradelgada (t\u00edpicamente de 2 a 3 \u00b5m) sobre el laminado diel\u00e9ctrico.<\/li>\n\n\n\n<li>Aplica fotorresistencia de pel\u00edcula seca negativa, exponiendo el patr\u00f3n de ruteo.<\/li>\n\n\n\n<li>Galvaniza electrol\u00edticamente cobre en las trincheras, formando trazas con paredes laterales casi verticales.<\/li>\n\n\n\n<li>Retira la resistencia y graba qu\u00edmicamente por flash la capa semilla microdelgada.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Debido a que el grabado flash final solo elimina 2 \u00b5m de material semilla en lugar de una l\u00e1mina completa de 18 \u00b5m, el socavado horizontal es insignificante. Esto permite geometr\u00edas uniformes de l\u00ednea y espacio hasta 30 \u03bcm (aprox. 1,2 mil). Este proceso sustenta los <strong>PCB tipo sustrato (SLP)<\/strong>, uniendo los tableros HDI est\u00e1ndar y los sustratos de empaquetado de circuitos integrados (IC).<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Materiales y laminaci\u00f3n secuencial: lo que realmente impulsa el tiempo de entrega<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Los ingenieros a menudo atribuyen los retrasos de prototipos a los atrasos de las f\u00e1bricas. En realidad, los tiempos de entrega de HDI escalan directamente con los pasos f\u00edsicos de la laminaci\u00f3n secuencial.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Multiplicador de tiempo de entrega por ciclos de laminaci\u00f3n\n<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Cada ciclo de laminaci\u00f3n requiere:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Imagen de capas internas, grabado e inspecci\u00f3n \u00f3ptica automatizada (AOI).<\/li>\n\n\n\n<li>Pretratamiento qu\u00edmico de superficie (alternativa de \u00f3xido) para promover la adhesi\u00f3n.<\/li>\n\n\n\n<li>Curado en prensa de vac\u00edo a alta temperatura y alta presi\u00f3n (t\u00edpicamente de 4 a 6 horas, incluido el aumento y el enfriamiento).<\/li>\n\n\n\n<li>Perforaci\u00f3n l\u00e1ser de microv\u00edas.<\/li>\n\n\n\n<li>Desmanchado y limpieza qu\u00edmica para eliminar los residuos de ablaci\u00f3n del fondo de las microv\u00edas.<\/li>\n\n\n\n<li>Sembrado de cobre electrol\u00edtico y flash\/relleno de cobre electrol\u00edtico.<\/li>\n\n\n\n<li>Planarizaci\u00f3n de superficie para eliminar los n\u00f3dulos de cobre sobre-galvanizado antes de la imagen posterior.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Multiplica este bucle tres veces para un apilado 2+N+2, y la acumulaci\u00f3n de tiempo en cola convierte un giro r\u00e1pido est\u00e1ndar de 5 d\u00edas en una ejecuci\u00f3n de producci\u00f3n de 15 a 20 d\u00edas.<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Consideraciones de materiales<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Diel\u00e9ctricos delgados y estilos de vidrio:<\/strong> Los diel\u00e9ctricos en capas HDI t\u00edpicamente var\u00edan de 40 \u03bcm a 100 \u03bcm de espesor. Los estilos de tejido de vidrio como <strong>106, 1080 y 1078<\/strong> usan hilos de vidrio extendidos para eliminar los espacios en el tejido. Esto evita las \u201cdeflexiones del l\u00e1ser\u201d (donde un haz l\u00e1ser se desv\u00eda al transicionar entre resina y haces de hilos de vidrio) y asegura una geometr\u00eda consistente del orificio de la microv\u00eda.<\/li>\n\n\n\n<li><strong>Rendimiento t\u00e9rmico:<\/strong> Debido a que un tablero HDI experimenta m\u00faltiples ciclos de laminaci\u00f3n a alta temperatura y pasadas de reflujo de ensamblaje, el FR-4 est\u00e1ndar falla r\u00e1pidamente. El HDI requiere materiales con una <strong>alta temperatura de transici\u00f3n v\u00edtrea (T<sub>g<\/sub> \u2265 170\u2103)<\/strong> y alta temperatura de descomposici\u00f3n (T<sub>d<\/sub> \u2265 340\u2103) para resistir la delaminaci\u00f3n.<\/li>\n\n\n\n<li><strong>L\u00e1minas de perfil bajo:<\/strong> Los dise\u00f1os HDI de l\u00ednea fina se benefician de <strong>L\u00e1minas de perfil muy bajo (VLP)<\/strong> o <strong>L\u00e1minas tratadas inversas (RTF)<\/strong>. Las l\u00e1minas est\u00e1ndar de alta rugosidad (como HTE est\u00e1ndar) sobresalen en diel\u00e9ctricos delgados, aumentando la p\u00e9rdida por inserci\u00f3n a velocidades de m\u00faltiples gigabits y elevando los riesgos de fallas por Filamento An\u00f3dico Conductor (CAF).<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Confiabilidad HDI: Los Modos de Falla que Vale la Pena Dise\u00f1ar<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Los microv\u00edas individuales muestran una fuerte resistencia a la deformaci\u00f3n por expansi\u00f3n t\u00e9rmica. Debido a que su profundidad es superficial (H \u2264 100 \u03bcm), la expansi\u00f3n t\u00e9rmica total en el eje z dentro del barril del microv\u00eda es m\u00ednima en comparaci\u00f3n con un barril de orificio pasante de 1,6 mm.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Sin embargo, el HDI de m\u00faltiples laminaciones introduce modos de falla interfaciales distintos<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Vulnerabilidad Principal de la Interfaz del Microv\u00eda\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">Separaci\u00f3n de Interfaz en Microv\u00edas Apilados<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">El modo de falla principal del microv\u00eda ocurre en la uni\u00f3n donde la base de un microv\u00eda apilado se encuentra con la almohadilla objetivo del microv\u00eda subyacente. Durante el reflujo sin plomo (260\u2103), las tasas de expansi\u00f3n desiguales entre la resina del laminado y el pilar de cobre ejercen esfuerzos de corte y tracci\u00f3n en la interfaz. La adhesi\u00f3n qu\u00edmica d\u00e9bil, los microvac\u00edos o los residuos restantes causan que el microv\u00eda se separe de la almohadilla, provocando circuitos abiertos intermitentes que son notoriamente dif\u00edciles de aislar durante las pruebas de banco.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigaci\u00f3n:<\/em> Use <strong>microv\u00edas escalonados<\/strong> en lugar de microv\u00edas apilados siempre que la densidad del dise\u00f1o lo permita<sup><\/sup>. El escalonamiento desplaza los ejes de esfuerzo, permitiendo que el diel\u00e9ctrico circundante absorba la deformaci\u00f3n sin concentrar cargas de corte directamente sobre una interfaz subyacente<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Filamento An\u00f3dico Conductor (CAF)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">En diel\u00e9ctricos HDI delgados (&lt;100 \u03bcm), los altos gradientes de voltaje entre redes adyacentes de alimentaci\u00f3n y tierra crean campos electrost\u00e1ticos fuertes. La humedad combinada con residuos qu\u00edmicos traza crea una v\u00eda electroqu\u00edmica a lo largo de las fibras de vidrio, causando que filamentos de cobre subsuperficiales puenteen a trav\u00e9s de los espacios y provoquen cortocircuitos totales.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigaci\u00f3n:<\/em> Especifique formulaciones de resina resistentes a CAF y exija distancias m\u00ednimas de borde de perforaci\u00f3n a perforaci\u00f3n de al menos 0,25 mm para capas internas.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Agrietamiento de Almohadilla<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Las uniones de soldadura BGA grandes y r\u00edgidas ejercen cargas de flexi\u00f3n termomec\u00e1nica directamente sobre las almohadillas superficiales HDI. Debido a que el diel\u00e9ctrico de acumulaci\u00f3n exterior es delgado y a menudo no est\u00e1 reforzado con vidrio tejido pesado, la deformaci\u00f3n mec\u00e1nica puede causar que la resina debajo de la almohadilla se corte, arrancando la almohadilla de cobre limpiamente del laminado.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigaci\u00f3n:<\/em> Use almohadillas NSMD (No definidas por m\u00e1scara de soldadura) con enrutamiento de filete equilibrado y evite bolas de soldadura sobredimensionadas en capas de acumulaci\u00f3n delgadas sin soporte.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">C\u00f3mo Especificar una Placa HDI para Cotizaci\u00f3n: Lista de Verificaci\u00f3n de Transferencia DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Enviar un paquete HDI sin una alineaci\u00f3n previa con el fabricante es una causa principal de retenciones en prototipos y redise\u00f1os costosos<sup><\/sup>. Involucre al equipo CAM de su fabricante antes de completar el dise\u00f1o<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Los Entregables del Paquete DFM<\/h3>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><strong>Dibujo Expl\u00edcito de Apilamiento:<\/strong> No proporcione solo valores nominales. Documente el grosor del n\u00facleo, los estilos de prepreg (por ejemplo, 1080), los pesos base de la l\u00e1mina de cobre y las alturas diel\u00e9ctricas curadas objetivo.<\/li>\n\n\n\n<li><strong>Matriz Integral de Perforaci\u00f3n:<\/strong> Separe cada capa de perforaci\u00f3n expl\u00edcitamente. Proporcione archivos distintos para orificios pasantes mec\u00e1nicos, n\u00facleos enterrados mec\u00e1nicos y tramos individuales de microv\u00edas l\u00e1ser (por ejemplo, L1\u2013L2, L2\u2013L3, L(n)\u2013L(n-1)).<\/li>\n\n\n\n<li><strong>Tabla de Enchapado y Relleno de V\u00edas:<\/strong> Indique expl\u00edcitamente qu\u00e9 tramos de v\u00edas reciben Tipo VII seg\u00fan IPC-4761 (VIPPO \/ relleno de cobre s\u00f3lido) frente a rellenos de pasta est\u00e1ndar.<\/li>\n\n\n\n<li><strong>Restricciones de Impedancia con Objetivos Diel\u00e9ctricos:<\/strong> Defina los anchos de l\u00ednea objetivo junto con sus planos de referencia designados, se\u00f1alando que las trazas finas exteriores est\u00e1n sujetas a tolerancias de grabado de semilla.<\/li>\n\n\n\n<li><strong>Especificaci\u00f3n de Clase IPC:<\/strong> Indique si la calificaci\u00f3n del producto requiere IPC-6012\/6016 Clase 2 (comercial general) o Clase 3 (alta confiabilidad aeroespacial\/m\u00e9dica).<\/li>\n<\/ol>\n\n\n\n<h3 class=\"wp-block-heading\">Alineaci\u00f3n con el Fabricante: 5 Preguntas para Hacer Antes de Enrutar<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Haga a su fabricante estas cinco preguntas antes de enrutar su placa:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><em>\u00bfCu\u00e1l es su l\u00edmite est\u00e1ndar de relaci\u00f3n de aspecto de microv\u00edas en producci\u00f3n y soportan perforaci\u00f3n l\u00e1ser a trav\u00e9s de prepregs de m\u00faltiples capas?<\/em><\/li>\n\n\n\n<li><em>\u00bfRequieren que los microv\u00edas apilados se escalonen en las transiciones de capa, o el relleno de cobre s\u00f3lido est\u00e1 certificado para apilamientos verticales completos?<\/em><\/li>\n\n\n\n<li><em>\u00bfCu\u00e1l es su compensaci\u00f3n de grabado est\u00e1ndar para l\u00edneas finas por debajo de 75 \u00b5m en capas de acumulaci\u00f3n exteriores?<\/em><\/li>\n\n\n\n<li><em>\u00bfTienen en stock laminados calificados de alta Tg y resistentes a CAF para este apilamiento propuesto, o el material requiere abastecimiento personalizado?<\/em><\/li>\n\n\n\n<li><em>\u00bfCu\u00e1les son sus tolerancias reales de registro capa a capa para pasadas de acumulaci\u00f3n secuencial?<\/em><\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Alinear sus elecciones de dise\u00f1o con estas restricciones de fabricaci\u00f3n convierte al HDI de un obst\u00e1culo riesgoso y de alto costo en una herramienta confiable para el dise\u00f1o electr\u00f3nico de alta densidad<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Una PCB HDI es un compromiso de ingenier\u00eda: usted acepta pasos de laminaci\u00f3n secuencial, restricciones de geometr\u00eda de microv\u00edas y costos de procesamiento m\u00e1s altos para poder enrutar componentes de paso de bola apretado que los procesos de orificio pasante est\u00e1ndar no pueden resolver<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Mantenga su apilamiento en 1+N+1 hasta que la densidad de escape de pines fuerce un cambio a 2+N+2. Escalone los microv\u00edas siempre que sea pr\u00e1ctico para evitar esfuerzos interfaciales, mantenga las relaciones de aspecto por debajo de <em>0.75:1<\/em>, y fije su apilamiento de f\u00e1brica antes de enrutar una sola traza.<\/p>","protected":false},"excerpt":{"rendered":"<p>When a 0.4 mm ball-pitch BGA lands on your board layout, standard PCB routing hits a physical wall. Dogbone fanouts with conventional 0.2 mm (8 mil) mechanically drilled vias cannot physically route between the balls without violating clearance rules or severing reference planes. At that exact geometry, conventional through-hole PCB manufacturing stops being viable. You [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":9493,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"HDI PCB: Stackups, Microvia Design Rules, and Cost Guide","_seopress_titles_desc":"Learn how HDI PCBs work, from IPC-2226 rules and 1+N+1 to ELIC stackups, to laser microvia aspect ratios, sequential lamination cost drivers, and DFM quoting.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23511","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts\/23511","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/comments?post=23511"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts\/23511\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/media\/9493"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/media?parent=23511"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/categories?post=23511"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/tags?post=23511"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}