Par LVDS<\/td> Frecuentemente 100 \u03a9 diferencial<\/td> Utilice los requisitos del dispositivo y de la interfaz; existen variantes.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nEstos ejemplos muestran por qu\u00e9 una nota de fabricaci\u00f3n debe identificar cada clase de impedancia. Una sola placa puede necesitar varios objetivos en diferentes capas.<\/p>\n\n\n\n
C\u00f3mo funcionan las trazas de impedancia controlada<\/h2>\n\n\n\n Una traza de PCB se convierte en una l\u00ednea de transmisi\u00f3n mediante su relaci\u00f3n con uno o m\u00e1s conductores de referencia. El campo electromagn\u00e9tico existe parcialmente en el diel\u00e9ctrico y parcialmente alrededor del cobre. La geometr\u00eda de este campo determina la inductancia, la capacitancia, la velocidad de propagaci\u00f3n y la impedancia de la l\u00ednea.<\/p>\n\n\n\n
Microstrip<\/h3>\n\n\n\n Una microstrip es una traza superficial enrutada sobre un plano de referencia, generalmente tierra. Su campo atraviesa el diel\u00e9ctrico del PCB, la m\u00e1scara antisoldante y el aire circundante.<\/p>\n\n\n\n
El enrutamiento microstrip es accesible y a menudo tiene menor p\u00e9rdida diel\u00e9ctrica que una ruta interna equivalente porque parte del campo est\u00e1 en el aire. Sin embargo, est\u00e1 m\u00e1s expuesto a acoplamiento externo, variaci\u00f3n de la m\u00e1scara antisoldante y efectos ambientales.<\/p>\n\n\n\n
Microstrip Incrustado<\/h3>\n\n\n\n Una microstrip embebida est\u00e1 cerca de un plano de referencia pero cubierta por diel\u00e9ctrico. Proporciona m\u00e1s blindaje que una microstrip superficial mientras conserva una estructura de un plano dominante. Su construcci\u00f3n exacta debe modelarse en lugar de tratarse como una microstrip superficial.<\/p>\n\n\n\n
L\u00ednea de tira<\/h3>\n\n\n\n Una stripline es una traza interna entre dos planos de referencia. Una stripline sim\u00e9trica est\u00e1 centrada entre los planos; una stripline asim\u00e9trica est\u00e1 m\u00e1s cerca de un plano que del otro.<\/p>\n\n\n\n
La stripline proporciona un fuerte confinamiento del campo y buen aislamiento, pero generalmente tiene m\u00e1s p\u00e9rdida diel\u00e9ctrica que la microstrip superficial. Las dos distancias a los planos de referencia deben incluirse en el modelo de impedancia.<\/p>\n\n\n\n
Gu\u00eda de onda coplanar con tierra<\/h3>\n\n\n\n La gu\u00eda de onda coplanar con tierra utiliza cobre conectado a tierra junto a la traza de se\u00f1al, generalmente con un plano de referencia debajo. Puede proporcionar confinamiento adicional del campo y acceso conveniente a tierra para circuitos de RF. Su impedancia depende del ancho de la se\u00f1al, las separaciones laterales, la disposici\u00f3n de las v\u00edas a tierra y el plano de referencia inferior.<\/p>\n\n\n\n
Impedancia de extremo \u00fanico y diferencial<\/h3>\n\n\n\n La impedancia de extremo \u00fanico se define entre un conductor de se\u00f1al y su estructura de referencia. La impedancia diferencial describe la relaci\u00f3n entre dos conductores excitados con se\u00f1ales iguales y opuestas.<\/p>\n\n\n\n
La impedancia diferencial no es autom\u00e1ticamente el doble de la impedancia de extremo \u00fanico. El acoplamiento entre las dos trazas cambia la impedancia de modo impar. Por lo tanto, la separaci\u00f3n del par debe incluirse en el c\u00e1lculo. Acercar las trazas generalmente aumenta el acoplamiento y reduce la impedancia diferencial cuando la dem\u00e1s geometr\u00eda permanece sin cambios.<\/p>\n\n\n\n
\u00bfQu\u00e9 determina la impedancia de las trazas del PCB?<\/h2>\n\n\n\n La impedancia controlada depende de varias variables que interact\u00faan. Cambiar un par\u00e1metro puede requerir cambios en otros para recuperar el objetivo.<\/p>\n\n\n\nVariable<\/th> Efecto t\u00edpico cuando la variable aumenta<\/th> Por qu\u00e9 es importante en producci\u00f3n<\/th><\/tr> Ancho de traza<\/td> La impedancia disminuye<\/td> El grabado cambia los anchos finales superior e inferior.<\/td><\/tr> Espesor final del cobre<\/td> La impedancia generalmente disminuye<\/td> Las capas externas pueden ganar cobre durante el enchapado.<\/td><\/tr> Distancia al plano de referencia<\/td> La impedancia aumenta<\/td> El espesor del diel\u00e9ctrico prensado var\u00eda con el laminado y el flujo de resina.<\/td><\/tr> Constante diel\u00e9ctrica, Dk<\/td> La impedancia disminuye<\/td> La Dk depende del material, el contenido de resina, la frecuencia y el m\u00e9todo de prueba.<\/td><\/tr> Separaci\u00f3n del par diferencial<\/td> La impedancia diferencial generalmente aumenta a medida que aumenta la separaci\u00f3n<\/td> La variaci\u00f3n del grabado cambia tanto el ancho como la separaci\u00f3n.<\/td><\/tr> M\u00e1scara antisoldante sobre una traza superficial<\/td> La impedancia generalmente disminuye ligeramente<\/td> El espesor de la m\u00e1scara y la Dk afectan el campo local.<\/td><\/tr> Cobre cercano<\/td> Puede aumentar o disminuir la impedancia seg\u00fan la geometr\u00eda<\/td> Los planos de tierra, los bordes de los planos y el cobre de sacrificio pueden cambiar la distribuci\u00f3n del campo.<\/td><\/tr> Rugosidad del cobre<\/td> Afecta la p\u00e9rdida y puede cambiar el comportamiento el\u00e9ctrico efectivo<\/td> El efecto se vuelve m\u00e1s importante a medida que aumenta la frecuencia.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nAncho de traza y forma grabada<\/h3>\n\n\n\n La traza terminada no es un rect\u00e1ngulo perfecto. El grabado qu\u00edmico normalmente produce una secci\u00f3n transversal trapezoidal, y el chapado de las capas externas cambia el grosor del cobre. Un modelo de solucionador de campo debe usar geometr\u00eda terminada realista o el modelo de proceso establecido del fabricante.<\/p>\n\n\n\n
Esta es una raz\u00f3n por la cual la regla de \u201ctraza de 6 mil equivale a 50 ohmios\u201d no es confiable. La misma traza de 6 mil puede tener una impedancia muy diferente en otra capa, otro apilamiento u otro proceso de f\u00e1brica.<\/p>\n\n\n\n
Grosor del diel\u00e9ctrico<\/h3>\n\n\n\n La distancia desde la traza hasta su plano de referencia suele ser uno de los controles de impedancia m\u00e1s fuertes. Una distancia mayor reduce la capacitancia y generalmente aumenta la impedancia. Una distancia menor generalmente reduce la impedancia y permite una traza m\u00e1s estrecha para el mismo objetivo.<\/p>\n\n\n\n
El valor relevante es el grosor diel\u00e9ctrico terminado o prensado, no simplemente el grosor nominal de la hoja de prepreg antes de la laminaci\u00f3n.<\/p>\n\n\n\n
Constante diel\u00e9ctrica y selecci\u00f3n de materiales<\/h3>\n\n\n\n FR-4 es una clase de material, no una especificaci\u00f3n el\u00e9ctrica \u00fanica. Diferentes laminados\u2014y diferentes construcciones de resina\/vidrio dentro de una familia de laminados\u2014pueden tener diferentes valores de Dk y factor de disipaci\u00f3n. La Dk tambi\u00e9n puede variar con la frecuencia, el eje y el m\u00e9todo de prueba.<\/p>\n\n\n\n
Para estimaciones iniciales, use un valor documentado apropiado para el material y la frecuencia. Para liberaci\u00f3n a producci\u00f3n, use la Dk de dise\u00f1o y los datos de construcci\u00f3n acordados con el proveedor de laminados y el fabricante de PCB. A velocidades de datos m\u00e1s altas o longitudes de canal m\u00e1s largas, la p\u00e9rdida de inserci\u00f3n y la estabilidad de la Dk pueden justificar un laminado de baja p\u00e9rdida incluso si el FR-4 ordinario puede lograr la impedancia objetivo.<\/p>\n\n\n\n
Geometr\u00eda del plano de referencia<\/h3>\n\n\n\n El plano de referencia debe ser continuo debajo de la traza controlada. Una divisi\u00f3n, vac\u00edo, borde de plano o antipad mal dise\u00f1ado cambia la ruta de retorno y la impedancia local. Tambi\u00e9n puede aumentar el \u00e1rea del bucle, las emisiones y el acoplamiento.<\/p>\n\n\n\n
M\u00e1scara de soldadura y acabado superficial<\/h3>\n\n\n\n La m\u00e1scara de soldadura a\u00f1ade diel\u00e9ctrico alrededor de las trazas superficiales y normalmente reduce ligeramente la impedancia de microstrip. Si una traza se modela como recubierta o no recubierta debe coincidir con la producci\u00f3n. El acabado superficial tambi\u00e9n cambia la geometr\u00eda del conductor, aunque su efecto en la impedancia suele ser menor que los cambios importantes en el apilamiento y el ancho.<\/p>\n\n\n\n
C\u00f3mo dise\u00f1ar una PCB de impedancia controlada<\/h2>\n\n\n\n El flujo de trabajo m\u00e1s seguro comienza antes del enrutado. El apilamiento, la disponibilidad de materiales, la geometr\u00eda alcanzable y los objetivos de impedancia deben resolverse juntos.<\/p>\n\n\n\n
Paso 1: Identificar cada clase de red de impedancia controlada<\/h3>\n\n\n\n Revise las hojas de datos de componentes, los est\u00e1ndares de interfaz y los dise\u00f1os de referencia. Para cada clase cr\u00edtica, registre:<\/p>\n\n\n\n
\nImpedancia objetivo de extremo \u00fanico o diferencial<\/li>\n\n\n\n Tolerancia requerida<\/li>\n\n\n\n Longitud m\u00e1xima de ruta o presupuesto de p\u00e9rdida de inserci\u00f3n, si se especifica<\/li>\n\n\n\n L\u00edmites de sesgo intra-par e inter-par<\/li>\n\n\n\n Requisitos del plano de referencia<\/li>\n\n\n\n Estrategia de terminaci\u00f3n<\/li>\n\n\n\n Restricciones de conector, cable y paquete<\/li>\n<\/ul>\n\n\n\nNo mezcle impedancia, coincidencia de longitud y espaciado en una regla vaga de \u201calta velocidad\u201d. Resuelven problemas diferentes y deben documentarse por separado.<\/p>\n\n\n\n
Paso 2: Seleccionar el n\u00famero de capas y los planos de referencia<\/h3>\n\n\n\n Asigne a cada capa de enrutado controlado un plano de referencia continuo adyacente. Un concepto simple de cuatro capas podr\u00eda colocar se\u00f1ales superficiales sobre un plano de tierra s\u00f3lido, pero el apilamiento correcto depende de la densidad de enrutado, la integridad de potencia, la EMC, el grosor de la placa, la p\u00e9rdida y la fabricabilidad.<\/p>\n\n\n\n
Para placas multicapa, las capas internas de stripline pueden mejorar el aislamiento. El microstrip superficial puede ser preferible cuando la baja p\u00e9rdida diel\u00e9ctrica, la facilidad de prueba o menos transiciones de capa importan m\u00e1s. No hay un n\u00famero de capas universalmente mejor.<\/p>\n\n\n\n
Paso 3: Confirmar el apilamiento con el fabricante de PCB<\/h3>\n\n\n\n Pida al fabricante:<\/p>\n\n\n\n
\nConstrucciones disponibles de n\u00facleo y prepreg<\/li>\n\n\n\n Grosor diel\u00e9ctrico terminado<\/li>\n\n\n\n Suposiciones de material y Dk de dise\u00f1o<\/li>\n\n\n\n Grosor de cobre base y terminado<\/li>\n\n\n\n Ancho de traza y separaci\u00f3n de par m\u00ednimos fabricables<\/li>\n\n\n\n Tolerancias de impedancia est\u00e1ndar<\/li>\n\n\n\n Suposiciones de m\u00e1scara de soldadura<\/li>\n\n\n\n Opciones de cup\u00f3n e informe TDR<\/li>\n<\/ul>\n\n\n\nEste paso evita una falla com\u00fan: enrutar toda una placa alrededor de un apilamiento te\u00f3rico que la f\u00e1brica no puede construir de manera consistente.<\/p>\n\n\n\n
Paso 4: Calcular la geometr\u00eda inicial<\/h3>\n\n\n\n Use un solucionador de campo electromagn\u00e9tico 2D para calcular el ancho de traza y, para pares diferenciales, la separaci\u00f3n del par. El modelo debe incluir el tipo real de l\u00ednea de transmisi\u00f3n, el apilamiento diel\u00e9ctrico, el grosor del cobre, la forma grabada, la m\u00e1scara de soldadura y el cobre cercano cuando sea relevante.<\/p>\n\n\n\n
Las ecuaciones simples de impedancia y las calculadoras en l\u00ednea son \u00fatiles para verificaciones de viabilidad. Pueden indicar si un apilamiento propuesto requerir\u00e1 una traza impracticablemente ancha o estrecha. No deben ser la autoridad final para dise\u00f1os de producci\u00f3n densos o de alta velocidad.<\/p>\n\n\n\n
Paso 5: Crear reglas de dise\u00f1o de PCB separadas<\/h3>\n\n\n\n Ingrese la geometr\u00eda aprobada en el administrador de restricciones de ECAD. Use reglas separadas donde las capas o estructuras difieran. Un microstrip de 50 ohmios y un stripline de 50 ohmios normalmente no usar\u00e1n el mismo ancho.<\/p>\n\n\n\n
Para clases diferenciales, controle al menos:<\/p>\n\n\n\n
\nAncho de traza<\/li>\n\n\n\n Separaci\u00f3n del par<\/li>\n\n\n\n Separaci\u00f3n de par a par y de par a otras se\u00f1ales<\/li>\n\n\n\n Capas permitidas<\/li>\n\n\n\n Plano de referencia<\/li>\n\n\n\n Desviaci\u00f3n dentro del par<\/li>\n\n\n\n Recuento m\u00e1ximo de v\u00edas, cuando sea necesario<\/li>\n<\/ul>\n\n\n\nPaso 6: Enrutado con una ruta de retorno continua<\/h3>\n\n\n\n Mantenga las trazas controladas sobre el mismo plano de referencia ininterrumpido siempre que sea posible. No cruce divisiones de planos ni vac\u00edos grandes. En una transici\u00f3n de v\u00eda de se\u00f1al, proporcione v\u00edas de retorno a tierra cercanas cuando cambie la relaci\u00f3n de referencia para que la corriente de retorno de alta frecuencia pueda moverse entre los planos de referencia.<\/p>\n\n\n\n
La gu\u00eda de alta velocidad de TI de 2026 recomienda una referencia de tierra s\u00f3lida y explica que cruzar una divisi\u00f3n de plano obliga a la corriente de retorno a tomar una ruta m\u00e1s larga, lo que puede aumentar la radiaci\u00f3n, la inductancia, la interferencia y la degradaci\u00f3n de la se\u00f1al.<\/p>\n\n\n\n
Paso 7: Revisar cada discontinuidad<\/h3>\n\n\n\n La traza recta es solo una parte del canal. Revise:<\/p>\n\n\n\n
\nEstrechamientos de salida en BGA<\/li>\n\n\n\n V\u00edas, mu\u00f1ones de v\u00eda no utilizados y antipads<\/li>\n\n\n\n Pads de capacitores de acoplamiento de CA<\/li>\n\n\n\n Conectores y regiones de lanzamiento<\/li>\n\n\n\n Pads de prueba y ramificaciones<\/li>\n\n\n\n Cambios de capa<\/li>\n\n\n\n Recortes de plano y bordes de placa<\/li>\n\n\n\n Desacoplamiento y asimetr\u00eda de pares diferenciales<\/li>\n<\/ul>\n\n\n\nPara tasas de datos muy altas, utilice modelado electromagn\u00e9tico 3D o un dise\u00f1o de referencia validado para lanzamientos cr\u00edticos de v\u00edas y conectores. Puede ser necesario el taladrado posterior cuando los mu\u00f1ones de v\u00eda chapados no utilizados crear\u00edan resonancia excesiva o p\u00e9rdida de inserci\u00f3n.<\/p>\n\n\n\n
Paso 8: Publicar una especificaci\u00f3n de fabricaci\u00f3n expl\u00edcita<\/h3>\n\n\n\n No espere que el fabricante infiera las redes controladas a partir de la apariencia de las trazas. Incluya una tabla de impedancia clara y una nota de fabricaci\u00f3n.<\/p>\n\n\n\nCampo obligatorio<\/th> Ejemplo<\/th><\/tr> Clase de impedancia<\/td> Z1<\/td><\/tr> Tipo de se\u00f1al<\/td> De extremo \u00fanico<\/td><\/tr> Objetivo y tolerancia<\/td> 50 \u03a9 \u00b110%<\/td><\/tr> Capa de enrutado<\/td> L1<\/td><\/tr> Capa de referencia<\/td> L2 GND<\/td><\/tr> Estructura<\/td> Microstrip recubierto<\/td><\/tr> Geometr\u00eda nominal<\/td> Seg\u00fan el apilado aprobado y la tabla de impedancia<\/td><\/tr> Requisito de prueba<\/td> Cup\u00f3n TDR; informe requerido<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nPara una clase diferencial, agregue el ancho de traza final y la separaci\u00f3n del par o haga referencia al apilado del fabricante aprobado. Indique si el proveedor puede ajustar los anchos y las separaciones de impedancia controlada para la compensaci\u00f3n del proceso. Si se permiten ajustes, requiera notificaci\u00f3n cuando un cambio pueda afectar la holgura, la salida, el acoplamiento o la sincronizaci\u00f3n.<\/p>\n\n\n\n
Pautas de dise\u00f1o de PCB con impedancia controlada<\/h2>\n\n\n\n Un buen enrutado protege el modelo de impedancia despu\u00e9s de que se haya resuelto el apilado.<\/p>\n\n\n\n
Mantenga una geometr\u00eda constante<\/h3>\n\n\n\n Mantenga el ancho de traza, el entorno de cobre y la separaci\u00f3n diferencial consistentes. Los estrechamientos cortos pueden ser inevitables en una salida de BGA o un lanzamiento de conector, pero mant\u00e9ngalos lo m\u00e1s cortos posible y eval\u00faelos a altas tasas de datos.<\/p>\n\n\n\n
Evite agregar vertidos de cobre cerca de una l\u00ednea de impedancia controlada a menos que el modelo del solucionador los incluya. El cobre coplanar conectado a tierra debe tener una separaci\u00f3n controlada y un cosido de v\u00edas adecuado; un vertido flotante no es una referencia confiable.<\/p>\n\n\n\n
Mantenga los planos de referencia continuos<\/h3>\n\n\n\n Nunca enrute una se\u00f1al cr\u00edtica a trav\u00e9s de una divisi\u00f3n en su plano de referencia. Si una ruta cambia de capa, considere c\u00f3mo su corriente de retorno tambi\u00e9n cambia de capa. Coloque v\u00edas de cosido a tierra cerca de las v\u00edas de se\u00f1al cuando corresponda.<\/p>\n\n\n\n
Minimice las v\u00edas y los mu\u00f1ones<\/h3>\n\n\n\n Cada v\u00eda agrega una discontinuidad de impedancia tridimensional. Mantenga un recuento bajo de v\u00edas, use estructuras de v\u00eda sim\u00e9tricas para pares diferenciales y evite mu\u00f1ones de punto de prueba innecesarios. Para canales de alta frecuencia, optimice los antipads y considere v\u00edas ciegas, v\u00edas enterradas, microv\u00edas o taladrado posterior cuando est\u00e9 justificado por simulaci\u00f3n y costo.<\/p>\n\n\n\n
Preserve la simetr\u00eda del par diferencial<\/h3>\n\n\n\n Enrute ambos conductores a trav\u00e9s de pads, v\u00edas, curvas y entornos de referencia similares. Mantenga el par acoplado seg\u00fan la separaci\u00f3n resuelta, excepto donde el abanico de componentes fuerce una desviaci\u00f3n corta. Ajuste dentro del l\u00edmite real de desviaci\u00f3n del protocolo en lugar de aplicar un objetivo arbitrario de desviaci\u00f3n cero.<\/p>\n\n\n\n
Controle las curvas sin tratarlas como el \u00fanico riesgo<\/h3>\n\n\n\n Use curvas suaves, arcos o dos segmentos de 45 grados cuando sea pr\u00e1ctico. Una esquina cambia el ancho local y el acoplamiento, pero los pads, las v\u00edas, las transiciones de plano y los mu\u00f1ones a menudo crean discontinuidades mayores. Priorice todo el canal en lugar de centrarse solo en el estilo de la esquina.<\/p>\n\n\n\n
Separe agresores y v\u00edctimas<\/h3>\n\n\n\n Aumente la separaci\u00f3n entre rutas de alta velocidad no relacionadas, relojes, nodos de conmutaci\u00f3n y se\u00f1ales anal\u00f3gicas sensibles. Las reglas de separaci\u00f3n como 3W o 5W pueden ser puntos de partida \u00fatiles, pero no son garant\u00edas universales. El acoplamiento depende del apilado, la longitud de ejecuci\u00f3n paralela, la velocidad de flanco y la geometr\u00eda del campo.<\/p>\n\n\n\n
C\u00e1lculo de impedancia de PCB: lo que recalcula el fabricante<\/h2>\n\n\n\n El c\u00e1lculo del dise\u00f1ador define un dise\u00f1o viable. El c\u00e1lculo de ingenier\u00eda del fabricante de PCB traduce ese dise\u00f1o en un proceso de producci\u00f3n repetible.<\/p>\n\n\n\n
Valores de dise\u00f1o vs. valores de producci\u00f3n<\/h3>\n\n\n\n Antes de la fabricaci\u00f3n, los ingenieros de CAM pueden recalcular la impedancia utilizando su base de datos de materiales, predicciones de espesor prensado, compensaci\u00f3n de grabado, proceso de galvanoplastia y modelo de resoluci\u00f3n de campo. El ancho del artwork resultante puede diferir ligeramente del ancho de dise\u00f1o nominal mientras se apunta a la misma impedancia final.<\/p>\n\n\n\n
Este ajuste es normal cuando est\u00e1 autorizado. El punto cr\u00edtico es acordar qu\u00e9 puede cambiar y qu\u00e9 dimensiones deben permanecer fijas para el espacio de enrutamiento, el acoplamiento diferencial o el escape de componentes.<\/p>\n\n\n\n
Por qu\u00e9 importa la participaci\u00f3n del fabricante<\/h3>\n\n\n\n Dos fabricantes pueden proponer anchos de pista diferentes para la misma impedancia porque utilizan construcciones de laminado y compensaciones de proceso diferentes. Transferir un dise\u00f1o sin reconfirmar el stackup puede por lo tanto desplazar la impedancia final incluso cuando el ancho del Gerber permanece sin cambios.<\/p>\n\n\n\n
Para producci\u00f3n repetitiva, controle la familia de material aprobada, la revisi\u00f3n del stackup, la tabla de impedancia y el requisito de prueba. Si se propone un material sustituto, revise tanto el rendimiento el\u00e9ctrico como la fabricabilidad antes de la aprobaci\u00f3n.<\/p>\n\n\n\n
Tolerancia de impedancia controlada<\/h2>\n\n\n\n La tolerancia de impedancia es la variaci\u00f3n permitida alrededor del objetivo. Una pista de 50 ohmios a \u00b110% tiene una banda de aceptaci\u00f3n de 45 a 55 ohmios. Un par diferencial de 100 ohmios a \u00b110% tiene una banda de aceptaci\u00f3n de 90 a 110 ohmios.<\/p>\n\n\n\n
Muchas construcciones comerciales de PCB utilizan \u00b110% como especificaci\u00f3n pr\u00e1ctica. Tolerancias m\u00e1s estrictas como \u00b15% pueden ser posibles, pero pueden reducir las opciones de material y proceso, aumentar los requisitos de ingenier\u00eda o prueba, y elevar el costo. La tolerancia correcta proviene del presupuesto de interfaz y la capacidad del fabricante\u2014no de elegir el n\u00famero m\u00e1s peque\u00f1o disponible.<\/p>\n\n\n\n
Fuentes de variaci\u00f3n de impedancia<\/h3>\n\n\n\n La variaci\u00f3n de producci\u00f3n puede provenir de:<\/p>\n\n\n\n
\nAncho de pista final y forma de pared lateral grabada<\/li>\n\n\n\n Espesor del recubrimiento de cobre<\/li>\n\n\n\n Espesor diel\u00e9ctrico prensado<\/li>\n\n\n\n Contenido de resina y estilo de vidrio<\/li>\n\n\n\n Variaci\u00f3n de Dk del material<\/li>\n\n\n\n Espesor de m\u00e1scara de soldadura<\/li>\n\n\n\n Registro de capas y espacio diferencial<\/li>\n\n\n\n Densidad de cobre local y comportamiento de laminaci\u00f3n<\/li>\n<\/ul>\n\n\n\nEl fabricante debe evaluar estas variables en conjunto. El control estricto del ancho de pista por s\u00ed solo no puede compensar una construcci\u00f3n diel\u00e9ctrica inestable.<\/p>\n\n\n\n
\u00bfC\u00f3mo se prueba la impedancia controlada?<\/h2>\n\n\n\n El m\u00e9todo de verificaci\u00f3n de producci\u00f3n m\u00e1s com\u00fan es la reflectometr\u00eda en el dominio del tiempo. TDR lanza un paso el\u00e9ctrico r\u00e1pido en una l\u00ednea de transmisi\u00f3n y mide las reflexiones. La forma de onda revela la impedancia caracter\u00edstica de la l\u00ednea y los cambios a lo largo de su longitud.<\/p>\n\n\n\n
Cupones de prueba TDR<\/h3>\n\n\n\n Los fabricantes generalmente prueban cupones de impedancia dedicados colocados en el panel de producci\u00f3n. Un cup\u00f3n representativo utiliza la misma capa controlada, plano de referencia, construcci\u00f3n diel\u00e9ctrica, proceso de cobre, geometr\u00eda de l\u00ednea y condici\u00f3n de m\u00e1scara de soldadura que la placa.<\/p>\n\n\n\n
IPC-TM-650 M\u00e9todo 2.5.5.7 cubre la medici\u00f3n de impedancia caracter\u00edstica de l\u00edneas de transmisi\u00f3n de placas impresas por TDR. IPC-2141A proporciona una gu\u00eda de dise\u00f1o m\u00e1s amplia para placas de circuito de alta velocidad con impedancia controlada.<\/p>\n\n\n\n
Qu\u00e9 debe mostrar un informe de prueba de impedancia<\/h3>\n\n\n\n Un informe \u00fatil identifica:<\/p>\n\n\n\n
\nInformaci\u00f3n de pedido o lote<\/li>\n\n\n\n Cup\u00f3n y clase de impedancia<\/li>\n\n\n\n Impedancia objetivo y tolerancia<\/li>\n\n\n\n Impedancia medida<\/li>\n\n\n\n Resultado de aprobado\/reprobado<\/li>\n\n\n\n Equipo o m\u00e9todo de prueba<\/li>\n\n\n\n Fecha y operador o registro del sistema<\/li>\n<\/ul>\n\n\n\nSi la trazabilidad es importante, indique el informe requerido y el plan de muestreo en la documentaci\u00f3n de compra en lugar de solicitarlo despu\u00e9s de que las placas est\u00e9n completas.<\/p>\n\n\n\n
Qu\u00e9 no prueba la prueba de cupones<\/h3>\n\n\n\n Un cup\u00f3n aprobado confirma que la l\u00ednea de transmisi\u00f3n representativa cumpli\u00f3 con el requisito de aceptaci\u00f3n. No prueba que cada lanzamiento de conector, pad de componente, transici\u00f3n de v\u00eda, reducci\u00f3n de cuello o canal ensamblado cumpla con su presupuesto completo de integridad de se\u00f1al.<\/p>\n\n\n\n
Utilice la prueba de cupones para el control de fabricaci\u00f3n. Utilice simulaci\u00f3n, caracterizaci\u00f3n VNA o TDR de la ruta real, prueba de diagrama de ojo y prueba de cumplimiento funcional cuando deba validarse el canal completo.<\/p>\n\n\n\n
Diel\u00e9ctrico controlado vs. impedancia controlada<\/h2>\n\n\n\n Estos t\u00e9rminos est\u00e1n relacionados pero no son id\u00e9nticos.<\/p>\n\n\n\n
\nDiel\u00e9ctrico controlado<\/strong> significa que el fabricante mantiene par\u00e1metros especificados de material y espesor diel\u00e9ctrico. El dise\u00f1ador puede proporcionar una geometr\u00eda de pista fija y aceptar la responsabilidad de la impedancia predicha.<\/li>\n\n\n\nImpedancia controlada<\/strong> significa que la estructura final de la l\u00ednea de transmisi\u00f3n debe cumplir con una impedancia objetivo y tolerancia, normalmente respaldada por revisi\u00f3n de ingenier\u00eda y medici\u00f3n.<\/li>\n<\/ul>\n\n\n\nEl diel\u00e9ctrico controlado puede ser apropiado para dise\u00f1os establecidos con geometr\u00eda validada y un sistema de material bloqueado. La impedancia controlada proporciona criterios de aceptaci\u00f3n m\u00e1s directos cuando el resultado el\u00e9ctrico es la prioridad. Confirme c\u00f3mo su fabricante define y documenta cada servicio.<\/p>\n\n\n\n
Errores comunes en PCB de impedancia controlada<\/h2>\n\n\n\nError<\/th> Por qu\u00e9 causa problemas<\/th> Mejor enfoque<\/th><\/tr> Comenzar el dise\u00f1o antes de la aprobaci\u00f3n del stackup<\/td> El espesor diel\u00e9ctrico final puede forzar anchos de pista o espacios inutilizables.<\/td> Confirme primero un stackup fabricable.<\/td><\/tr> Especificar solo \u201cpistas de 50 ohmios\u201d<\/td> El fabricante no puede identificar capas, referencias, tolerancia ni estado de la m\u00e1scara.<\/td> Proporcione una tabla de impedancia completa.<\/td><\/tr> Tratar un ancho como 50 ohmios en cada capa<\/td> Cada capa tiene diferente distancia al plano y geometr\u00eda de campo.<\/td> Resuelva cada capa y estructura por separado.<\/td><\/tr> Usar un Dk gen\u00e9rico de FR-4<\/td> La construcci\u00f3n real del laminado puede diferir materialmente.<\/td> Use un Dk de dise\u00f1o acordado y una construcci\u00f3n de material.<\/td><\/tr> Enrutar sobre divisiones de plano<\/td> Los desv\u00edos de la ruta de retorno crean discontinuidad y riesgo de EMI.<\/td> Enrute sobre un plano de referencia continuo.<\/td><\/tr> Ignorar la m\u00e1scara de soldadura<\/td> Los c\u00e1lculos de trazas superficiales ya no coinciden con la producci\u00f3n.<\/td> Modele correctamente la condici\u00f3n recubierta o no recubierta.<\/td><\/tr> Permitir cambios de ancho en CAM sin revisi\u00f3n<\/td> Los ajustes pueden violar los espacios de par, la holgura o los l\u00edmites de breakout.<\/td> Defina la autoridad de ajuste y los l\u00edmites de aprobaci\u00f3n.<\/td><\/tr> Asumir que un cup\u00f3n aprobado valida el canal completo<\/td> Los cupones no incluyen todas las discontinuidades de la placa.<\/td> Combine las pruebas de fabricaci\u00f3n con la validaci\u00f3n del canal.<\/td><\/tr> Solicitar una tolerancia innecesariamente ajustada<\/td> Las restricciones de costo y proceso aumentan sin beneficio para el sistema.<\/td> Use el presupuesto de interfaz y la capacidad comprobada.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nC\u00f3mo afecta la impedancia controlada al costo de la PCB<\/h2>\n\n\n\n El control de impedancia puede aumentar el costo, pero la prueba en s\u00ed es solo un factor. Los mayores impulsores del costo suelen ser las decisiones de stackup y proceso necesarias para alcanzar el objetivo de manera confiable.<\/p>\n\n\n\n
Las adiciones potenciales de costo incluyen:<\/p>\n\n\n\n
\nM\u00e1s capas para proporcionar planos de referencia continuos<\/li>\n\n\n\n Construcciones espec\u00edficas de core y prepreg<\/li>\n\n\n\n Laminado de baja p\u00e9rdida o alta frecuencia<\/li>\n\n\n\n Capacidad m\u00e1s ajustada de ancho de traza y espaciado<\/li>\n\n\n\n Tolerancia de impedancia m\u00e1s ajustada<\/li>\n\n\n\n Generaci\u00f3n y reporte de cupones TDR<\/li>\n\n\n\n Back-drilling, v\u00edas HDI o transiciones de alta velocidad optimizadas<\/li>\n\n\n\n Revisi\u00f3n de ingenier\u00eda adicional y trazabilidad de lote<\/li>\n<\/ul>\n\n\n\nEl costo a menudo se puede reducir sin debilitar la integridad de la se\u00f1al usando un stackup est\u00e1ndar del fabricante, eligiendo una tolerancia realista, evitando geometr\u00eda innecesariamente estrecha e involucrando a la f\u00e1brica desde el principio.<\/p>\n\n\n\n
Lista de verificaci\u00f3n de especificaci\u00f3n de PCB con impedancia controlada<\/h2>\n\n\n\n Antes de solicitar una cotizaci\u00f3n o liberar datos de fabricaci\u00f3n, confirme que el paquete incluye:<\/p>\n\n\n\n
\nDatos de fabricaci\u00f3n Gerber, ODB++ o IPC-2581<\/li>\n\n\n\n Datos de taladrado NC y ruteo<\/li>\n\n\n\n Dibujo de fabricaci\u00f3n y dibujo de stackup<\/li>\n\n\n\n Familia de material o alternativas aprobadas<\/li>\n\n\n\n Espesores de placa terminada y cobre<\/li>\n\n\n\n Objetivo de impedancia y tolerancia para cada clase<\/li>\n\n\n\n Designaci\u00f3n de single-ended o diferencial<\/li>\n\n\n\n Capas de ruteo y referencia<\/li>\n\n\n\n Ancho de traza nominal y espacio diferencial, si es fijo<\/li>\n\n\n\n Condici\u00f3n de m\u00e1scara de soldadura sobre trazas controladas<\/li>\n\n\n\n Permiso y l\u00edmites para el ajuste de geometr\u00eda por parte del fabricante<\/li>\n\n\n\n Requisito de cup\u00f3n TDR<\/li>\n\n\n\n M\u00e9todo de prueba, reporte y requisitos de muestreo<\/li>\n\n\n\n Cualquier requisito de back-drill, via-stub, p\u00e9rdida de inserci\u00f3n o acabado superficial<\/li>\n<\/ul>\n\n\n\nUn documento de stackup aprobado debe recibir un identificador de revisi\u00f3n. Si el stackup, el laminado, el peso del cobre o la geometr\u00eda controlada cambian, vuelva a verificar la impedancia y actualice la liberaci\u00f3n de fabricaci\u00f3n.<\/p>\n\n\n\n
Preguntas frecuentes sobre PCB de impedancia controlada<\/h2>\n\n\n\n\u00bfEl ancho de traza de PCB de 50 ohmios es siempre el mismo?<\/h3>\n\n\n\n No. Un ancho de 50 ohmios depende de la capa, el grosor del diel\u00e9ctrico, la Dk, el grosor del cobre, la m\u00e1scara de soldadura, los planos de referencia y el cobre cercano. El ancho correcto debe calcularse para el stackup real.<\/p>\n\n\n\n
\u00bfUn par diferencial necesita dos trazas de 50 ohmios para lograr 100 ohmios?<\/h3>\n\n\n\n No necesariamente. Cuando las trazas est\u00e1n acopladas electromagn\u00e9ticamente, la impedancia diferencial se ve afectada por su separaci\u00f3n. El par debe resolverse como una estructura acoplada. Dos l\u00edneas aisladas de 50 ohmios pueden aproximarse a 100 ohmios diferenciales, pero esa aproximaci\u00f3n no es fiable para todas las geometr\u00edas.<\/p>\n\n\n\n
\u00bfPuede una PCB de dos capas tener impedancia controlada?<\/h3>\n\n\n\n S\u00ed, si una capa proporciona una referencia continua adecuada y la geometr\u00eda requerida es fabricable. Sin embargo, la gran distancia diel\u00e9ctrica de una placa t\u00edpica de dos capas de 1,6 mm puede requerir una traza impracticablemente ancha para algunos objetivos. Una placa m\u00e1s delgada o un stackup multicapa puede proporcionar mejor geometr\u00eda y control de la ruta de retorno.<\/p>\n\n\n\n
\u00bfPuedo medir la impedancia de la PCB con un mult\u00edmetro?<\/h3>\n\n\n\n No. Un mult\u00edmetro mide resistencia de baja frecuencia o CC, no la impedancia caracter\u00edstica de la l\u00ednea de transmisi\u00f3n. La impedancia de producci\u00f3n se mide com\u00fanmente con equipos TDR.<\/p>\n\n\n\n
\u00bfEs suficientemente precisa una calculadora de impedancia de PCB en l\u00ednea?<\/h3>\n\n\n\n Es \u00fatil para una estimaci\u00f3n inicial si su modelo coincide con la estructura de la l\u00ednea de transmisi\u00f3n. Los valores finales deben provenir de un solver de campo adecuado utilizando el stackup real y deben revisarse contra los datos de materiales y procesos del fabricante.<\/p>\n\n\n\n
\u00bfLa m\u00e1scara de soldadura cambia la impedancia de la traza de PCB?<\/h3>\n\n\n\n S\u00ed. La m\u00e1scara de soldadura a\u00f1ade diel\u00e9ctrico alrededor de una traza superficial y generalmente reduce ligeramente su impedancia. Incl\u00fayala en el modelo cuando la placa terminada cubra la traza controlada.<\/p>\n\n\n\n
\u00bfSe debe permitir que el fabricante de PCB cambie el ancho de la traza?<\/h3>\n\n\n\n A menudo s\u00ed, dentro de l\u00edmites acordados. El fabricante puede necesitar compensar el grabado, el chapado y el grosor del diel\u00e9ctrico prensado. Haga que la impedancia objetivo y los espacios libres cr\u00edticos sean autoritativos, y defina cu\u00e1ndo un ajuste propuesto requiere la aprobaci\u00f3n del dise\u00f1ador.<\/p>\n\n\n\n
\u00bfToda PCB de impedancia controlada necesita pruebas TDR?<\/h3>\n\n\n\n No toda aplicaci\u00f3n o plan de compra lo requiere, pero la medici\u00f3n proporciona evidencia objetiva de que la estructura de producci\u00f3n representativa cumpli\u00f3 con la tolerancia especificada. Para dise\u00f1os cr\u00edticos de alta velocidad, RF, regulados o de producci\u00f3n repetitiva, generalmente es prudente exigir cupones y un informe.<\/p>\n\n\n\n
Conclusi\u00f3n: Trate la impedancia como un requisito de dise\u00f1o a fabricaci\u00f3n<\/h2>\n\n\n\n El dise\u00f1o fiable de PCB de impedancia controlada es un proceso coordinado. La especificaci\u00f3n el\u00e9ctrica establece el objetivo. El stackup crea una estructura de l\u00ednea de transmisi\u00f3n fabricable. El layout preserva la geometr\u00eda y las rutas de retorno. La ingenier\u00eda de fabricaci\u00f3n compensa el comportamiento real del proceso. Las pruebas TDR luego verifican que la estructura de producci\u00f3n representativa cumple con la tolerancia acordada.<\/p>\n\n\n\n
La acci\u00f3n m\u00e1s eficaz es tambi\u00e9n la m\u00e1s temprana: involucre a su fabricante de PCB antes de rutear las redes cr\u00edticas. Comparta las impedancias objetivo, las tolerancias, las asignaciones de capas, las necesidades de material y la velocidad de datos esperada. Un stackup aprobado al inicio reduce los cambios tard\u00edos de layout, la incertidumbre en la cotizaci\u00f3n y el riesgo de integridad de se\u00f1al.<\/p>\n\n\n\n
Si est\u00e1 preparando una PCB de impedancia controlada para cotizaci\u00f3n, env\u00ede a LEADHUI PCB sus datos de fabricaci\u00f3n, stackup preliminar, tabla de impedancia, requisitos de material, cantidad y expectativas de prueba para una revisi\u00f3n de ingenier\u00eda.<\/p>","protected":false},"excerpt":{"rendered":"
A high-speed interface can be routed neatly, pass a design-rule check, and still fail in the lab. The cause is often not the logical connection but the electrical path: the trace, dielectric, reference plane, vias, pads, and connectors do not present a consistent impedance to the signal. Controlled impedance PCB design prevents this problem by […]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"","_seopress_titles_desc":"Learn how controlled impedance PCBs work, what affects trace impedance, and how to specify stackups, tolerances, and TDR tests for reliable high-speed boards.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23521","post","type-post","status-publish","format-standard","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts\/23521","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/comments?post=23521"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/posts\/23521\/revisions"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/media?parent=23521"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/categories?post=23521"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/es\/wp-json\/wp\/v2\/tags?post=23521"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}