{"id":23511,"date":"2026-09-04T09:00:33","date_gmt":"2026-09-04T09:00:33","guid":{"rendered":"https:\/\/lead-pcb.com\/?p=23511"},"modified":"2026-09-07T09:21:24","modified_gmt":"2026-09-07T09:21:24","slug":"hdi-pcb","status":"publish","type":"post","link":"https:\/\/lead-pcb.com\/fr\/blog\/hdi-pcb","title":{"rendered":"PCB HDI : Empilements, r\u00e8gles de conception des microvias, et ce que le co\u00fbt suppl\u00e9mentaire ach\u00e8te r\u00e9ellement"},"content":{"rendered":"<p class=\"wp-block-paragraph\">Lorsqu\u2019un BGA \u00e0 pas de billes de 0,4 mm atterrit sur votre layout de carte, le routage PCB standard heurte un mur physique<sup><\/sup>. Les \u00e9ventails en os de chien avec des vias m\u00e9caniques conventionnels de 0,2 mm (8 mil) ne peuvent physiquement pas router entre les billes sans violer les r\u00e8gles de d\u00e9gagement ou sectionner les plans de r\u00e9f\u00e9rence<sup><\/sup>. \u00c0 cette g\u00e9om\u00e9trie pr\u00e9cise, la fabrication PCB traversant conventionnelle cesse d\u2019\u00eatre viable<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Vous \u00eates pouss\u00e9 vers l\u2019interconnexion haute densit\u00e9 (HDI)<sup><\/sup>. Pourtant, la plupart des ressources traitent le HDI simplement comme des \u201c pistes et pastilles plus petites \u201d, occultant les r\u00e9alit\u00e9s d\u2019ing\u00e9nierie critiques : le HDI est un processus de fabrication s\u00e9quentiel enti\u00e8rement diff\u00e9rent, et votre architecture de couches d\u00e9termine votre co\u00fbt et votre calendrier de livraison bien plus que votre nombre de couches<sup><\/sup>.<\/p>\n\n\n\n<div class=\"wp-block-group\"><div class=\"wp-block-group__inner-container is-layout-constrained wp-block-group-is-layout-constrained\">\n<p class=\"wp-block-paragraph\"><strong>Points cl\u00e9s \u00e0 retenir :<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Le processus plut\u00f4t que la densit\u00e9 :<\/strong> Un PCB HDI n\u2019est pas simplement \u201c une carte plus dense \u201d \u2014 c\u2019est un processus de fabrication distinct fond\u00e9 sur une lamination s\u00e9quentielle et des microvias perc\u00e9s au laser.<\/li>\n\n\n\n<li><strong>Le v\u00e9ritable facteur de co\u00fbt :<\/strong> Le co\u00fbt de la carte est principalement r\u00e9gi par le <em>nombre de cycles de lamination s\u00e9quentielle<\/em>, et non par le nombre total de couches.<\/li>\n\n\n\n<li><strong>Le d\u00e9clencheur de s\u00e9lection :<\/strong> En dessous d\u2019environ 0,4 mm de pas BGA, l\u2019\u00e9ventail en os de chien standard \u00e9choue physiquement, rendant n\u00e9cessaire l\u2019utilisation de microvias dans la pastille.<\/li>\n\n\n\n<li><strong>R\u00e8gle empirique d\u2019empilement :<\/strong> Choisissez une construction 1+N+1 \u00e0 moins que des nombres de broches \u00e9lev\u00e9s n\u2019imposent du 2+N+2 ou plus, car chaque couche de construction suppl\u00e9mentaire aggrave \u00e0 la fois le co\u00fbt et le d\u00e9lai de livraison.<\/li>\n<\/ul>\n<\/div><\/div>\n\n\n\n<h2 class=\"wp-block-heading\">Qu\u2019est-ce qu\u2019un PCB HDI ?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Les discussions industrielles d\u00e9finissent souvent le HDI par la densit\u00e9 de composants ou les dimensions nominales des pistes, mais les fabricants d\u00e9finissent le HDI par le <strong>processus<\/strong><sup><\/sup>. Une carte de circuit imprim\u00e9 devient une carte HDI lorsqu\u2019elle n\u00e9cessite une lamination s\u00e9quentielle par construction, des microvias borgnes ou enterr\u00e9s perc\u00e9s au laser, et des proc\u00e9d\u00e9s de m\u00e9tallisation sp\u00e9cialis\u00e9s plut\u00f4t qu\u2019un per\u00e7age traversant standard \u00e0 simple presse<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp\" alt=\"carte HDI multicouche traversante 1+n+1 avec construction\" class=\"wp-image-23513\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Le cadre normatif<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>IPC-2226 (Norme de conception sectionnelle pour les cartes imprim\u00e9es HDI) :<\/strong> \u00c9tablit les d\u00e9finitions de base pour les architectures HDI, divisant les conceptions en types I \u00e0 VI selon la complexit\u00e9 d\u2019interconnexion, les structures di\u00e9lectriques et l\u2019int\u00e9gration des vias traversants.<\/li>\n\n\n\n<li><strong>IPC-T-50 (Termes et d\u00e9finitions) :<\/strong> Classe un <strong>microvia<\/strong> comme un via borgne d\u2019un diam\u00e8tre de trou de 150 \u00b5m (environ 6 mil) ou moins, termin\u00e9 sur ou dans une couche de pastille cible d\u00e9finie.<\/li>\n\n\n\n<li><strong>IPC-6016 :<\/strong> Sp\u00e9cifie les exigences de qualification et de performance pour les couches et cartes d\u2019interconnexion haute densit\u00e9.<\/li>\n\n\n\n<li><strong>IPC-6012 et IPC-4101 :<\/strong> R\u00e9gissent les sp\u00e9cifications de performance rigides et les propri\u00e9t\u00e9s des mat\u00e9riaux de stratifi\u00e9 de base (dilatation thermique, temp\u00e9rature de transition vitreuse et m\u00e9triques de d\u00e9composition).<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Microvias laser vs. vias perc\u00e9s m\u00e9caniquement<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Les forets m\u00e9caniques atteignent leurs limites physiques en dessous de 0,15 mm (6 mil) : les forets se cassent fr\u00e9quemment, une d\u00e9viation se produit en raison de la d\u00e9flexion du tissu de verre, et les rapports d\u2019aspect d\u00e9passent rapidement les seuils de m\u00e9tallisation fiables.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Les microvias laser, en revanche, sont form\u00e9s par ablation optique pour atteindre les pastilles cibles sur les couches adjacentes<sup><\/sup>. Comme le per\u00e7age laser retire le di\u00e9lectrique jusqu\u2019\u00e0 la pastille de cuivre cible sans p\u00e9n\u00e9trer plus profond\u00e9ment dans le noyau, il lib\u00e8re des canaux de routage sur chaque couche sous-jacente<sup><\/sup>. Par cons\u00e9quent, <strong>le via dans la pastille avec bouchage et placage (VIPPO)<\/strong> passe d\u2019un luxe de conception co\u00fbteux \u00e0 une exigence d\u2019assemblage standard, \u00e9liminant les queues de via et \u00e9conomisant de la surface de carte sous les composants \u00e0 pas fin<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"600\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp\" alt=\"Circuit imprim\u00e9 HDI 8 couches 1+6+1\" class=\"wp-image-8711\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-300x180.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-768x461.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-18x12.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">HDI vs. PCB standard : quand le co\u00fbt suppl\u00e9mentaire est r\u00e9ellement rentable<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Le HDI est rentable lorsque l\u2019\u00e9vacuation du routage ou la densit\u00e9 de broches \u2014 et non le seul nombre de couches \u2014 est la contrainte d\u00e9terminante<sup><\/sup>. Si une carte traversante standard avec des pistes\/espaces de 0,15 mm (6 mil) peut router votre netlist en ajoutant simplement deux plans de signal internes, la fabrication conventionnelle sera presque toujours moins ch\u00e8re et plus rapide<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp\" alt=\"indice de co\u00fbt des PCB HDI par niveau de construction\" class=\"wp-image-23514\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">La matrice de d\u00e9cision \u00e9conomique<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le HDI offre une r\u00e9duction nette des co\u00fbts uniquement lorsque la densit\u00e9 technologique compense les co\u00fbts au niveau du syst\u00e8me :<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>R\u00e9ductions du nombre de couches :<\/strong> Remplacer une carte traversante complexe de 16 couches par un empilement HDI 1+N+1 de 10 couches peut atteindre une parit\u00e9 de co\u00fbt nette tout en offrant une meilleure int\u00e9grit\u00e9 du signal.<\/li>\n\n\n\n<li><strong>Miniaturisation du bo\u00eetier :<\/strong> Passer au HDI r\u00e9duit souvent la surface de la carte de 30 % \u00e0 50 %, permettant des bo\u00eetiers plus petits ou lib\u00e9rant de l\u2019espace interne pour des batteries plus grandes.<\/li>\n\n\n\n<li><strong>Consolidation de cartes :<\/strong> La haute densit\u00e9 de routage permet de regrouper des sous-ensembles multi-cartes (tels qu'une carte porteuse plus un module de calcul) sur un seul substrat rigide.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Quand NE PAS utiliser l'HDI<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Ne sp\u00e9cifiez pas l'HDI si<sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Le pas de composant le plus petit sur la carte est \u2265 0,65 mm.<\/li>\n\n\n\n<li>Le d\u00e9gagement de routage peut \u00eatre r\u00e9alis\u00e9 avec des lignes standard de 0,127 mm (5 mils) et des vias m\u00e9caniques de 0,2 mm sans cr\u00e9er de goulots d'\u00e9tranglement de routage s\u00e9v\u00e8res.<\/li>\n\n\n\n<li>Votre produit n\u00e9cessite des poids de cuivre extr\u00eames (\u2265 2 oz) sur les couches de construction externes, ce qui entre en conflit avec le per\u00e7age laser des microvias et la gravure fine des lignes.<\/li>\n<\/ol>\n\n\n\n<h2 class=\"wp-block-heading\">Structures d'empilement HDI : 1+N+1, 2+N+2, 3+N+3 et ELIC<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La nomenclature de base de l'HDI utilise le format <strong><em>i+N+i<\/em><\/strong>, o\u00f9 :<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong><em>N<\/em><\/strong> repr\u00e9sente le noyau de base (un noyau multicouche standard, stratifi\u00e9 et durci avec des vias traversants ou des vias enterr\u00e9s).<\/li>\n\n\n\n<li><strong><em>i<\/em><\/strong> repr\u00e9sente le nombre de couches de construction s\u00e9quentielles stratifi\u00e9es successivement sur les faces sup\u00e9rieure et inf\u00e9rieure du noyau.<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Chaque augmentation de <em>i<\/em> ajoute un cycle de stratification suppl\u00e9mentaire dans une presse sous vide, n\u00e9cessitant des cycles de per\u00e7age m\u00e9canique, des proc\u00e9d\u00e9s de per\u00e7age laser, une pr\u00e9paration de surface et une \u00e9lectrolyse. Les cycles de stratification\u2014et non le nombre total de couches\u2014entra\u00eenent les co\u00fbts, la baisse de rendement et les d\u00e9lais de production.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"390\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp\" alt=\"1+n+1 vs 2+n+2 vs section transversale ELIC\" class=\"wp-image-23515\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-300x117.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-768x300.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-18x7.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Les Niveaux Architecturaux<\/h3>\n\n\n\n<h4 class=\"wp-block-heading\">Architecture 1+N+1<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Le point d'entr\u00e9e de r\u00e9f\u00e9rence pour l'HDI. Un noyau durci (N couches) est d\u00e9limit\u00e9 des deux c\u00f4t\u00e9s par un di\u00e9lectrique externe et une couche de feuille. Les microvias vont de la couche 1 \u00e0 la couche 2, et de la couche n \u00e0 la couche n-1. Le noyau peut contenir des vias enterr\u00e9s perc\u00e9s m\u00e9caniquement reliant la couche 2 \u00e0 la couche n-1. Cela n\u00e9cessite <strong>un cycle de stratification s\u00e9quentielle<\/strong> au-del\u00e0 de la presse du noyau.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\">Architectures 2+N+2 et 3+N+3<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Utilis\u00e9es lorsque les BGA \u00e0 haute densit\u00e9 de broches n\u00e9cessitent plusieurs rang\u00e9es d'\u00e9vacuation<sup><\/sup>. N\u00e9cessite <strong>deux ou trois \u00e9tapes distinctes de construction s\u00e9quentielle<\/strong><sup><\/sup>. Les microvias peuvent \u00eatre :<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>D\u00e9cal\u00e9s :<\/strong> Structurellement robustes, o\u00f9 le microvia sur L1\u2013L2 ne s'aligne pas verticalement avec le via sur L2\u2013L3.<\/li>\n\n\n\n<li><strong>Empil\u00e9s :<\/strong> Les vias sont plac\u00e9s directement les uns sur les autres. Les vias empil\u00e9s <strong>n\u00e9cessitent un remplissage en cuivre \u00e9lectrolytique massif<\/strong> sur le microvia sous-jacent pour \u00e9viter le pi\u00e9geage de r\u00e9sine et la d\u00e9faillance des joints, ajoutant des \u00e9tapes de fabrication et des co\u00fbts.<\/li>\n<\/ul>\n\n\n\n<h4 class=\"wp-block-heading\">Interconnexion sur Toutes les Couches (ELIC)<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Dans l'ELIC, il n'y a pas de noyau \u00e9pais conventionnel. Chaque couche di\u00e9lectrique est perc\u00e9e au laser et remplie de cuivre \u00e9lectrolytique massif, permettant de placer librement les pistes et les vias sur n'importe quelle couche de l'empilement<sup><\/sup>. L'ELIC est la norme dans les smartphones haut de gamme et les acc\u00e9l\u00e9rateurs de calcul haute performance, mais exige une discipline de conception stricte et offre des rendements de fabrication initiaux plus faibles.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Rendement DFM de Premi\u00e8re Passe par Architecture (%)\n<\/code><\/pre>\n\n\n\n<h2 class=\"wp-block-heading\">R\u00e8gles de Conception des Microvias qui Survivent \u00e0 la Revue DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La plupart des blocages CAM et des reprises de cartes dans les projets HDI proviennent de probl\u00e8mes de g\u00e9om\u00e9trie des microvias plut\u00f4t que de violations de largeur de piste.<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Rapport d'Aspect (Profondeur sur Diam\u00e8tre)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La contrainte principale de la fabrication des microvias laser est le rapport d'aspect :<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Rapport d'Aspect = \u00c9paisseur du Di\u00e9lectrique (H) \/ Diam\u00e8tre de Per\u00e7age (D)<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Selon l'IPC-6016 et les tableaux de capacit\u00e9s standard, le rapport d'aspect maximal fiable pour un microvia laser est <strong><em>0.75:1<\/em><\/strong>, avec une cible de production optimale de <strong><em>0.60:1<\/em> \u00e0 <em>0.70:1<\/em><\/strong>. Si votre \u00e9paisseur de di\u00e9lectrique est de 75 \u03bcm, le diam\u00e8tre de per\u00e7age laser ne doit pas \u00eatre inf\u00e9rieur \u00e0 100 \u03bcm (<em>0.75:1<\/em> rapport). D\u00e9passer cette limite provoque une stagnation du fluide dans les chimies de placage, entra\u00eenant un cuivre de paroi mince et peu fiable ainsi que des vides lors du remplissage \u00e9lectrolytique.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"426\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp\" alt=\"rapport d&#039;aspect des microvias et g\u00e9om\u00e9trie des pastilles des PCB HDI\" class=\"wp-image-23516\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-300x128.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-768x327.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-18x8.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Physique du Per\u00e7age Laser : CO<sub>2<\/sub> vs. UV<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>CO<sub>2<\/sub> Lasers (Infrarouge, \uff5e 9,4 \u2014 10,6 \u03bcm) :<\/strong> Tr\u00e8s efficaces pour ablater les di\u00e9lectriques organiques et les matrices de r\u00e9sine, mais se r\u00e9fl\u00e9chissent naturellement sur le cuivre. N\u00e9cessitent une fen\u00eatre de cuivre grav\u00e9e (masque conforme) ou des feuilles de cuivre sp\u00e9cialement trait\u00e9es en surface. Les tailles de trous sont g\u00e9n\u00e9ralement limit\u00e9es \u00e0 \u2265 75 \u03bcm.<\/li>\n\n\n\n<li><strong>Lasers UV (355 nm) :<\/strong> D\u00e9coupe \u00e0 la fois la feuille de cuivre et le di\u00e9lectrique par ablation photo-chimique. Produit des profils de parois de trous plus propres jusqu'\u00e0 50 \u03bcm, mais pr\u00e9sente des vitesses de cycle plus lentes.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Plages de capture et anneaux annulaires<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">L'\u00e9quipement de per\u00e7age laser maintient une grande pr\u00e9cision de faisceau, mais l'expansion et le retrait des couches internes lors des cycles de laminage introduisent des d\u00e9fis de tol\u00e9rance d'alignement.<sup><\/sup>.<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Diam\u00e8tre de la plage de capture cible : diam\u00e8tre de per\u00e7age + 0,15 mm (6 mil) minimum.<\/li>\n\n\n\n<li>Anneau annulaire minimum : maintenir un anneau annulaire minimum de 0,05 mm (2 mil) sur les plages internes pour \u00e9viter les ruptures en cas de d\u00e9calage des couches.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Options de remplissage des vias<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Placage de cuivre \u00e9lectrolytique (remplissage plein) :<\/strong> Obligatoire pour les vias empil\u00e9s et les structures Via-in-Pad Plated Over (VIPPO). \u00c9limine le pi\u00e9geage d'air et fournit des surfaces planes pour l'assemblage des composants.<\/li>\n\n\n\n<li><strong>Remplissage par p\u00e2te conductrice \/ non conductrice :<\/strong> Principalement r\u00e9serv\u00e9 aux vias enterr\u00e9s perc\u00e9s m\u00e9caniquement dans le noyau avant le laminage de construction. La p\u00e2te non conductrice est pr\u00e9f\u00e9r\u00e9e \u00e0 la p\u00e2te conductrice car son coefficient de dilatation thermique (CTE) correspond plus \u00e9troitement \u00e0 la r\u00e9sine du lamin\u00e9 environnant, r\u00e9duisant les risques de s\u00e9paration du barillet.<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Lignes fines, mSAP et le pas BGA qui impose votre choix<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Votre s\u00e9lection de composants \u2014 en particulier le pas minimal des billes BGA \u2014 d\u00e9termine si vous avez besoin d'un PCB standard, d'un HDI de base ou d'un traitement semi-additif avanc\u00e9.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>R\u00e8gles empiriques de routage pour le pas BGA\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">La limite de la gravure soustractive<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La fabrication traditionnelle de PCB repose sur <strong>la gravure chimique soustractive<\/strong>: un lamin\u00e9 recouvert d'une feuille de cuivre continue est masqu\u00e9 avec une r\u00e9serve de gravure, et le cuivre non prot\u00e9g\u00e9 est dissous.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">\u00c9tant donn\u00e9 que les graveurs chimiques isotropes dissolvent le cuivre horizontalement et verticalement, les pistes d\u00e9veloppent un biseau de gravure vers l'int\u00e9rieur (profil trap\u00e9zo\u00efdal). Lorsque les largeurs de piste descendent sous 65 \u03bcm (2,5 mil), la sous-gravure r\u00e9duit l'adh\u00e9rence des pistes et provoque des variations d'imp\u00e9dance inacceptables.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"332\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp\" alt=\"gravure soustractive vs profil semi-additif (MSAP)\" class=\"wp-image-23517\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-300x100.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-768x255.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Proc\u00e9d\u00e9 semi-additif modifi\u00e9 (mSAP)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Pour \u00e9chapper aux limites de la gravure soustractive, les fabricants d\u00e9ploient <strong>mSAP<\/strong><sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Commencez par une couche d'amor\u00e7age en cuivre ultra-mince (g\u00e9n\u00e9ralement 2 \u00e0 3 \u00b5m) sur le lamin\u00e9 di\u00e9lectrique.<\/li>\n\n\n\n<li>Appliquez un film sec photosensible n\u00e9gatif, exposant le motif de routage.<\/li>\n\n\n\n<li>Placez \u00e9lectrolytiquement du cuivre dans les tranch\u00e9es, formant des pistes avec des flancs presque verticaux.<\/li>\n\n\n\n<li>Retirez la r\u00e9serve et gravez chimiquement par flash la couche d'amor\u00e7age micro-mince.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">\u00c9tant donn\u00e9 que la gravure flash finale ne retire que 2 \u00b5m de mat\u00e9riau d'amor\u00e7age plut\u00f4t qu'une feuille compl\u00e8te de 18 \u00b5m, la sous-gravure horizontale est n\u00e9gligeable. Cela permet des g\u00e9om\u00e9tries uniformes de ligne et d'espace jusqu'\u00e0 30 \u03bcm (environ 1,2 mil). Ce proc\u00e9d\u00e9 sous-tend <strong>les PCB de type substrat (SLP)<\/strong>, faisant le pont entre les cartes HDI standard et les substrats de conditionnement de circuits int\u00e9gr\u00e9s (CI).<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Mat\u00e9riaux et laminage s\u00e9quentiel : ce qui d\u00e9termine r\u00e9ellement le d\u00e9lai<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Les ing\u00e9nieurs attribuent souvent les retards de prototypes aux arri\u00e9r\u00e9s des ateliers de fabrication. En r\u00e9alit\u00e9, les d\u00e9lais HDI augmentent directement avec les \u00e9tapes physiques du laminage s\u00e9quentiel.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Multiplicateur de d\u00e9lai selon les cycles de laminage\n<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Chaque cycle de laminage n\u00e9cessite :<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Imagerie des couches internes, gravure et inspection optique automatis\u00e9e (AOI).<\/li>\n\n\n\n<li>Pr\u00e9traitement chimique de surface (alternative \u00e0 l'oxyde) pour favoriser l'adh\u00e9rence.<\/li>\n\n\n\n<li>Cuisson sous presse \u00e0 vide \u00e0 haute temp\u00e9rature et haute pression (g\u00e9n\u00e9ralement 4 \u00e0 6 heures, y compris la mont\u00e9e en temp\u00e9rature et le refroidissement).<\/li>\n\n\n\n<li>Per\u00e7age laser des microvias.<\/li>\n\n\n\n<li>D\u00e9sm\u00e9rage et nettoyage chimique pour \u00e9liminer les d\u00e9bris d'ablation au fond des microvias.<\/li>\n\n\n\n<li>Amor\u00e7age en cuivre chimique et flash\/remplissage \u00e9lectrolytique du cuivre.<\/li>\n\n\n\n<li>Planarisation de surface pour \u00e9liminer les nodules de cuivre surplomb\u00e9s avant l'imagerie suivante.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Multipliez cette boucle par trois pour un empilement 2+N+2, et l'accumulation des temps de file d'attente transforme un d\u00e9lai rapide standard de 5 jours en une production de 15 \u00e0 20 jours.<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Consid\u00e9rations sur les mat\u00e9riaux<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Di\u00e9lectriques minces et styles de verre :<\/strong> Les di\u00e9lectriques des couches HDI ont g\u00e9n\u00e9ralement une \u00e9paisseur de 40 \u03bcm \u00e0 100 \u03bcm. Les styles de tissage de verre comme <strong>106, 1080 et 1078<\/strong> utilisent des fils de verre \u00e9tal\u00e9s pour \u00e9liminer les espaces dans le tissu. Cela \u00e9vite les \u201c d\u00e9flexions laser \u201d (lorsqu'un faisceau laser d\u00e9vie en transitionnant entre la r\u00e9sine et les faisceaux de fils de verre) et garantit une g\u00e9om\u00e9trie de trou de microvia coh\u00e9rente.<\/li>\n\n\n\n<li><strong>Performance thermique :<\/strong> \u00c9tant donn\u00e9 qu'une carte HDI subit plusieurs cycles de laminage \u00e0 haute temp\u00e9rature et des passes de refusion d'assemblage, le FR-4 standard \u00e9choue rapidement. Le HDI n\u00e9cessite des mat\u00e9riaux avec une <strong>temp\u00e9rature de transition vitreuse \u00e9lev\u00e9e (T<sub>g<\/sub> \u2265 170\u2103)<\/strong> et une temp\u00e9rature de d\u00e9composition \u00e9lev\u00e9e (T<sub>d<\/sub> \u2265 340\u2103) pour r\u00e9sister \u00e0 la d\u00e9laminage.<\/li>\n\n\n\n<li><strong>Feuilles \u00e0 faible profil :<\/strong> Les conceptions HDI \u00e0 lignes fines b\u00e9n\u00e9ficient de <strong>feuilles \u00e0 tr\u00e8s faible profil (VLP)<\/strong> ou <strong>feuilles trait\u00e9es invers\u00e9es (RTF)<\/strong>. Les feuilles standard \u00e0 haute rugosit\u00e9 (comme le HTE standard) font saillie dans les di\u00e9lectriques minces, augmentant la perte d'insertion aux vitesses multi-gigabits et \u00e9levant les risques de d\u00e9faillance par filament anodique conducteur (CAF).<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Fiabilit\u00e9 HDI : Les modes de d\u00e9faillance \u00e0 prendre en compte lors de la conception<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Les microvias individuels montrent une forte r\u00e9sistance \u00e0 la contrainte de dilatation thermique. En raison de leur profondeur faible (H \u2264 100 \u03bcm), la dilatation thermique totale sur l'axe z dans le f\u00fbt du microvia est minimale par rapport \u00e0 un f\u00fbt de trou traversant de 1,6 mm.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Cependant, le HDI \u00e0 multi-laminations introduit des modes de d\u00e9faillance d'interface distincts<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Vuln\u00e9rabilit\u00e9 principale de l'interface des microvias\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">S\u00e9paration de l'interface des microvias empil\u00e9s<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le mode de d\u00e9faillance principal des microvias se produit \u00e0 la jonction o\u00f9 la base d'un microvia empil\u00e9 rencontre la pastille cible du microvia sous-jacent. Lors du refusion sans plomb (260\u2103), les taux de dilatation incompatibles entre la r\u00e9sine du lamin\u00e9 et le pilier en cuivre exercent une contrainte de cisaillement et de traction sur l'interface. Une adh\u00e9sion chimique faible, des micro-vides ou des d\u00e9bris r\u00e9siduels provoquent la s\u00e9paration du microvia de la pastille, entra\u00eenant des circuits ouverts intermittents notoirement difficiles \u00e0 isoler lors des tests sur banc.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Att\u00e9nuation :<\/em> Utiliser des <strong>microvias d\u00e9cal\u00e9s<\/strong> au lieu de microvias empil\u00e9s chaque fois que la densit\u00e9 de routage le permet<sup><\/sup>. Le d\u00e9calage d\u00e9cale les axes de contrainte, permettant au di\u00e9lectrique environnant d'absorber la d\u00e9formation sans concentrer les charges de cisaillement directement sur une interface sous-jacente<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Filament anodique conducteur (CAF)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Dans les di\u00e9lectriques HDI minces (&lt;100 \u03bcm), les gradients de tension \u00e9lev\u00e9s entre les r\u00e9seaux d&#039;alimentation et de masse adjacents cr\u00e9ent des champs \u00e9lectrostatiques forts. L&#039;humidit\u00e9 combin\u00e9e \u00e0 des r\u00e9sidus chimiques traces cr\u00e9e un chemin \u00e9lectrochimique le long des fibres de verre, provoquant la formation de ponts de filaments de cuivre sous la surface \u00e0 travers les espaces et d\u00e9clenchant des courts-circuits francs.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Att\u00e9nuation :<\/em> Sp\u00e9cifiez des formulations de r\u00e9sine r\u00e9sistantes au CAF et exigez des distances minimales bord \u00e0 bord entre per\u00e7ages d'au moins 0,25 mm pour les couches internes.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Formation de crat\u00e8res sur les pastilles<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Les joints de soudure BGA larges et rigides exercent des charges de flexion thermom\u00e9caniques directement sur les pastilles de surface HDI. \u00c9tant donn\u00e9 que le di\u00e9lectrique de construction externe est mince et souvent non renforc\u00e9 par un tissu de verre lourd, la contrainte m\u00e9canique peut provoquer le cisaillement de la r\u00e9sine sous la pastille, arrachant proprement la pastille de cuivre du lamin\u00e9.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Att\u00e9nuation :<\/em> Utilisez des pastilles NSMD (Non-Solder Mask Defined) avec un routage de filet \u00e9quilibr\u00e9 et \u00e9vitez les billes de soudure surdimensionn\u00e9es sur les couches de construction minces non support\u00e9es.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Comment sp\u00e9cifier une carte HDI pour devis : Liste de contr\u00f4le de transfert DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Soumettre un package HDI sans alignement pr\u00e9alable avec le fabricant est une cause principale de retards de prototypes et de reconceptions co\u00fbteuses<sup><\/sup>. Engagez l'\u00e9quipe CAM de votre fabricant avant de terminer le routage<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Les livrables du package DFM<\/h3>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><strong>Dessin de stackup explicite :<\/strong> Ne fournissez pas uniquement des valeurs nominales. Documentez l'\u00e9paisseur du noyau, les styles de pr\u00e9impr\u00e9gn\u00e9 (par exemple, 1080), les poids de base de la feuille de cuivre et les hauteurs di\u00e9lectriques durcies cibl\u00e9es.<\/li>\n\n\n\n<li><strong>Matrice de per\u00e7age compl\u00e8te :<\/strong> S\u00e9parez explicitement chaque couche de per\u00e7age. Fournissez des fichiers distincts pour les trous traversants m\u00e9caniques, les noyaux enterr\u00e9s m\u00e9caniques et les port\u00e9es individuelles de microvias laser (par exemple, L1\u2013L2, L2\u2013L3, L(n)\u2013L(n-1)).<\/li>\n\n\n\n<li><strong>Tableau de placage et de remplissage des vias :<\/strong> Indiquez explicitement quelles port\u00e9es de vias re\u00e7oivent le remplissage de type VII IPC-4761 (VIPPO \/ remplissage en cuivre massif) par rapport aux remplissages de p\u00e2te standard.<\/li>\n\n\n\n<li><strong>Contraintes d'imp\u00e9dance avec cibles di\u00e9lectriques :<\/strong> D\u00e9finissez les largeurs de lignes cibles avec leurs plans de r\u00e9f\u00e9rence d\u00e9sign\u00e9s, en notant que les traces fines externes sont soumises aux tol\u00e9rances de gravure de semence.<\/li>\n\n\n\n<li><strong>Sp\u00e9cification de classe IPC :<\/strong> Indiquez si la qualification du produit n\u00e9cessite la classe 2 IPC-6012\/6016 (commercial g\u00e9n\u00e9ral) ou la classe 3 (haute fiabilit\u00e9 a\u00e9rospatiale\/m\u00e9dicale).<\/li>\n<\/ol>\n\n\n\n<h3 class=\"wp-block-heading\">Alignement avec le fabricant : 5 questions \u00e0 poser avant le routage<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Posez ces cinq questions \u00e0 votre fabricant avant de router votre carte :<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><em>Quelle est votre limite standard de rapport d'aspect des microvias en production et supportez-vous le per\u00e7age laser \u00e0 travers des pr\u00e9impr\u00e9gn\u00e9s multi-plis ?<\/em><\/li>\n\n\n\n<li><em>Exigez-vous que les microvias empil\u00e9s soient d\u00e9cal\u00e9s lors des transitions de couches, ou le remplissage en cuivre massif est-il certifi\u00e9 pour des empilements verticaux complets ?<\/em><\/li>\n\n\n\n<li><em>Quelle est votre compensation de gravure standard pour les lignes fines inf\u00e9rieures \u00e0 75 \u00b5m sur les couches de construction externes ?<\/em><\/li>\n\n\n\n<li><em>Avez-vous des lamin\u00e9s qualifi\u00e9s haute Tg et r\u00e9sistants au CAF en stock pour ce stackup propos\u00e9, ou le mat\u00e9riau n\u00e9cessite-t-il un approvisionnement personnalis\u00e9 ?<\/em><\/li>\n\n\n\n<li><em>Quelles sont vos v\u00e9ritables tol\u00e9rances d'alignement couche \u00e0 couche pour les passes de construction s\u00e9quentielles ?<\/em><\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Aligner vos choix de conception avec ces contraintes de fabrication transforme le HDI d'un obstacle risqu\u00e9 et co\u00fbteux en un outil fiable pour la conception \u00e9lectronique \u00e0 haute densit\u00e9<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Un PCB HDI est un compromis d'ing\u00e9nierie : vous acceptez des \u00e9tapes de laminage s\u00e9quentielles, des contraintes de g\u00e9om\u00e9trie des microvias et des co\u00fbts de traitement plus \u00e9lev\u00e9s afin de router des composants \u00e0 pas de billes serr\u00e9s que les processus de trous traversants standard ne peuvent pas contourner<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Maintenez votre stackup \u00e0 1+N+1 jusqu'\u00e0 ce que la densit\u00e9 d'\u00e9vacuation des broches force un passage \u00e0 2+N+2. D\u00e9calez les microvias chaque fois que cela est pratique pour \u00e9viter les contraintes d'interface, maintenez les rapports d'aspect en dessous de <em>0.75:1<\/em>, et verrouillez votre stackup de fabrication avant de router une seule trace.<\/p>","protected":false},"excerpt":{"rendered":"<p>When a 0.4 mm ball-pitch BGA lands on your board layout, standard PCB routing hits a physical wall. Dogbone fanouts with conventional 0.2 mm (8 mil) mechanically drilled vias cannot physically route between the balls without violating clearance rules or severing reference planes. At that exact geometry, conventional through-hole PCB manufacturing stops being viable. You [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":9493,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"HDI PCB: Stackups, Microvia Design Rules, and Cost Guide","_seopress_titles_desc":"Learn how HDI PCBs work, from IPC-2226 rules and 1+N+1 to ELIC stackups, to laser microvia aspect ratios, sequential lamination cost drivers, and DFM quoting.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23511","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts\/23511","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/comments?post=23511"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts\/23511\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/media\/9493"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/media?parent=23511"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/categories?post=23511"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/tags?post=23511"}],"curies":[{"name":"Je suis d\u00e9sol\u00e9, je n'ai pas encore appris \u00e0 traduire ce contenu.","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}