Paire LVDS<\/td> Souvent 100 \u03a9 diff\u00e9rentiel<\/td> Utilisez les exigences du dispositif et de l\u2019interface ; des variantes existent.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nCes exemples montrent pourquoi une note de fabrication doit identifier chaque classe d\u2019imp\u00e9dance. Une seule carte peut n\u00e9cessiter plusieurs cibles sur diff\u00e9rentes couches.<\/p>\n\n\n\n
Comment fonctionnent les pistes \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n Une piste de PCB devient une ligne de transmission par sa relation avec un ou plusieurs conducteurs de r\u00e9f\u00e9rence. Le champ \u00e9lectromagn\u00e9tique existe en partie dans le di\u00e9lectrique et en partie autour du cuivre. La g\u00e9om\u00e9trie de ce champ d\u00e9termine l\u2019inductance, la capacit\u00e9, la vitesse de propagation et l\u2019imp\u00e9dance de la ligne.<\/p>\n\n\n\n
Microstrip<\/h3>\n\n\n\n Un microstrip est une piste de surface achemin\u00e9e au-dessus d\u2019un plan de r\u00e9f\u00e9rence, g\u00e9n\u00e9ralement la masse. Son champ traverse le di\u00e9lectrique du PCB, le masque de soudure et l\u2019air environnant.<\/p>\n\n\n\n
Le routage microstrip est accessible et pr\u00e9sente souvent une perte di\u00e9lectrique plus faible qu\u2019un routage interne \u00e9quivalent, car une partie du champ se trouve dans l\u2019air. Cependant, il est plus expos\u00e9 au couplage externe, aux variations du masque de soudure et aux effets environnementaux.<\/p>\n\n\n\n
Microstrip enterr\u00e9<\/h3>\n\n\n\n Un microstrip enterr\u00e9 est proche d\u2019un plan de r\u00e9f\u00e9rence mais recouvert de di\u00e9lectrique. Il offre un meilleur blindage qu\u2019un microstrip de surface tout en conservant une structure \u00e0 plan dominant unique. Sa construction exacte doit \u00eatre mod\u00e9lis\u00e9e plut\u00f4t que trait\u00e9e comme un microstrip de surface.<\/p>\n\n\n\n
Ligne \u00e0 bande<\/h3>\n\n\n\n Un stripline est une piste interne entre deux plans de r\u00e9f\u00e9rence. Un stripline sym\u00e9trique est centr\u00e9 entre les plans ; un stripline asym\u00e9trique est plus proche d\u2019un plan que de l\u2019autre.<\/p>\n\n\n\n
Le stripline offre un fort confinement du champ et une bonne isolation, mais pr\u00e9sente g\u00e9n\u00e9ralement plus de perte di\u00e9lectrique qu\u2019un microstrip de surface. Les deux distances aux plans de r\u00e9f\u00e9rence doivent \u00eatre incluses dans le mod\u00e8le d\u2019imp\u00e9dance.<\/p>\n\n\n\n
Guide d\u2019ondes coplanaire avec masse<\/h3>\n\n\n\n Le guide d\u2019ondes coplanaire avec masse utilise du cuivre mis \u00e0 la masse \u00e0 c\u00f4t\u00e9 de la piste de signal, g\u00e9n\u00e9ralement avec un plan de r\u00e9f\u00e9rence en dessous. Il peut offrir un confinement suppl\u00e9mentaire du champ et un acc\u00e8s pratique \u00e0 la masse pour les circuits RF. Son imp\u00e9dance d\u00e9pend de la largeur du signal, des espaces lat\u00e9raux, de la disposition des vias de masse et du plan de r\u00e9f\u00e9rence inf\u00e9rieur.<\/p>\n\n\n\n
Imp\u00e9dance simple et diff\u00e9rentielle<\/h3>\n\n\n\n L\u2019imp\u00e9dance simple est d\u00e9finie entre un conducteur de signal et sa structure de r\u00e9f\u00e9rence. L\u2019imp\u00e9dance diff\u00e9rentielle d\u00e9crit la relation entre deux conducteurs pilot\u00e9s avec des signaux \u00e9gaux et oppos\u00e9s.<\/p>\n\n\n\n
L\u2019imp\u00e9dance diff\u00e9rentielle n\u2019est pas automatiquement le double de l\u2019imp\u00e9dance simple. Le couplage entre les deux pistes modifie l\u2019imp\u00e9dance en mode impair. L\u2019espacement des paires doit donc \u00eatre inclus dans le calcul. Rapprocher les pistes augmente g\u00e9n\u00e9ralement le couplage et diminue l\u2019imp\u00e9dance diff\u00e9rentielle lorsque les autres param\u00e8tres g\u00e9om\u00e9triques restent inchang\u00e9s.<\/p>\n\n\n\n
Qu\u2019est-ce qui d\u00e9termine l\u2019imp\u00e9dance des pistes de PCB ?<\/h2>\n\n\n\n L\u2019imp\u00e9dance contr\u00f4l\u00e9e d\u00e9pend de plusieurs variables interd\u00e9pendantes. La modification d\u2019un param\u00e8tre peut n\u00e9cessiter des ajustements ailleurs pour retrouver la cible.<\/p>\n\n\n\nVariable<\/th> Effet typique lorsque la variable augmente<\/th> Pourquoi c\u2019est important en production<\/th><\/tr> Largeur de piste<\/td> L\u2019imp\u00e9dance diminue<\/td> La gravure modifie les largeurs finale sup\u00e9rieure et inf\u00e9rieure.<\/td><\/tr> \u00c9paisseur finale du cuivre<\/td> L\u2019imp\u00e9dance diminue g\u00e9n\u00e9ralement<\/td> Les couches externes peuvent gagner du cuivre lors du placage.<\/td><\/tr> Distance au plan de r\u00e9f\u00e9rence<\/td> L\u2019imp\u00e9dance augmente<\/td> L\u2019\u00e9paisseur du di\u00e9lectrique press\u00e9 varie selon le stratifi\u00e9 et l\u2019\u00e9coulement de r\u00e9sine.<\/td><\/tr> Constante di\u00e9lectrique, Dk<\/td> L\u2019imp\u00e9dance diminue<\/td> Le Dk d\u00e9pend du mat\u00e9riau, de la teneur en r\u00e9sine, de la fr\u00e9quence et de la m\u00e9thode de test.<\/td><\/tr> Espacement des paires diff\u00e9rentielles<\/td> L\u2019imp\u00e9dance diff\u00e9rentielle augmente g\u00e9n\u00e9ralement avec l\u2019espacement<\/td> La variation de gravure modifie \u00e0 la fois la largeur et l\u2019espace.<\/td><\/tr> Masque de soudure sur une piste de surface<\/td> L\u2019imp\u00e9dance diminue g\u00e9n\u00e9ralement l\u00e9g\u00e8rement<\/td> L\u2019\u00e9paisseur du masque et le Dk affectent le champ local.<\/td><\/tr> Cuivre \u00e0 proximit\u00e9<\/td> Peut augmenter ou diminuer l\u2019imp\u00e9dance selon la g\u00e9om\u00e9trie<\/td> Les plans de masse, les bords de plan et le cuivre sacrificiel peuvent modifier la distribution du champ.<\/td><\/tr> Rugosit\u00e9 du cuivre<\/td> Affecte la perte et peut d\u00e9caler le comportement \u00e9lectrique effectif<\/td> L'effet devient plus important \u00e0 mesure que la fr\u00e9quence augmente.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nLargeur de piste et forme grav\u00e9e<\/h3>\n\n\n\n La piste finie n'est pas un rectangle parfait. La gravure chimique produit normalement une section transversale trap\u00e9zo\u00efdale, et le placage des couches externes modifie l'\u00e9paisseur du cuivre. Un mod\u00e8le de solveur de champ doit utiliser une g\u00e9om\u00e9trie finie r\u00e9aliste ou le mod\u00e8le de processus \u00e9tabli du fabricant.<\/p>\n\n\n\n
C'est l'une des raisons pour lesquelles une r\u00e8gle \u201c piste de 6 mils \u00e9gale 50 ohms \u201d n'est pas fiable. La m\u00eame piste de 6 mils peut avoir une imp\u00e9dance tr\u00e8s diff\u00e9rente sur une autre couche, un autre empilement ou un autre processus d'usine.<\/p>\n\n\n\n
\u00c9paisseur du di\u00e9lectrique<\/h3>\n\n\n\n La distance entre la piste et son plan de r\u00e9f\u00e9rence est souvent l'un des contr\u00f4les d'imp\u00e9dance les plus forts. Une distance plus grande r\u00e9duit la capacitance et augmente g\u00e9n\u00e9ralement l'imp\u00e9dance. Une distance plus petite abaisse g\u00e9n\u00e9ralement l'imp\u00e9dance et permet une piste plus \u00e9troite pour la m\u00eame cible.<\/p>\n\n\n\n
La valeur pertinente est l'\u00e9paisseur di\u00e9lectrique finie ou press\u00e9e, et non simplement l'\u00e9paisseur nominale de la feuille de pr\u00e9impr\u00e9gn\u00e9 avant stratification.<\/p>\n\n\n\n
Constante di\u00e9lectrique et s\u00e9lection des mat\u00e9riaux<\/h3>\n\n\n\n Le FR-4 est une classe de mat\u00e9riaux, pas une sp\u00e9cification \u00e9lectrique unique. Diff\u00e9rents stratifi\u00e9s\u2014et diff\u00e9rentes constructions r\u00e9sine\/verre au sein d'une famille de stratifi\u00e9s\u2014peuvent avoir des valeurs de Dk et de facteur de dissipation diff\u00e9rentes. Le Dk peut \u00e9galement varier avec la fr\u00e9quence, l'axe et la m\u00e9thode de test.<\/p>\n\n\n\n
Pour les estimations pr\u00e9liminaires, utilisez une valeur document\u00e9e appropri\u00e9e au mat\u00e9riau et \u00e0 la fr\u00e9quence. Pour la mise en production, utilisez le Dk de conception et les donn\u00e9es de construction convenus avec le fournisseur de stratifi\u00e9s et le fabricant de PCB. \u00c0 des d\u00e9bits de donn\u00e9es plus \u00e9lev\u00e9s ou des longueurs de canal plus longues, la perte d'insertion et la stabilit\u00e9 du Dk peuvent justifier un stratifi\u00e9 \u00e0 faible perte m\u00eame si le FR-4 ordinaire peut atteindre l'imp\u00e9dance cible.<\/p>\n\n\n\n
G\u00e9om\u00e9trie du plan de r\u00e9f\u00e9rence<\/h3>\n\n\n\n Le plan de r\u00e9f\u00e9rence doit \u00eatre continu sous la piste contr\u00f4l\u00e9e. Une division, un vide, un bord de plan ou un antipad mal con\u00e7u modifie le chemin de retour et l'imp\u00e9dance locale. Cela peut \u00e9galement augmenter la surface de boucle, les \u00e9missions et le couplage.<\/p>\n\n\n\n
Masque de soudure et finition de surface<\/h3>\n\n\n\n Le masque de soudure ajoute un di\u00e9lectrique autour des pistes de surface et abaisse normalement l\u00e9g\u00e8rement l'imp\u00e9dance des microstrip. Que la piste soit mod\u00e9lis\u00e9e comme rev\u00eatue ou non rev\u00eatue doit correspondre \u00e0 la production. La finition de surface modifie \u00e9galement la g\u00e9om\u00e9trie du conducteur, bien que son effet sur l'imp\u00e9dance soit g\u00e9n\u00e9ralement plus faible que les changements majeurs d'empilement et de largeur.<\/p>\n\n\n\n
Comment concevoir un PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n Le flux de travail le plus s\u00fbr commence avant le routage. L'empilement, la disponibilit\u00e9 des mat\u00e9riaux, la g\u00e9om\u00e9trie r\u00e9alisable et les cibles d'imp\u00e9dance doivent \u00eatre r\u00e9solus ensemble.<\/p>\n\n\n\n
\u00c9tape 1 : Identifier chaque classe de nets \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h3>\n\n\n\n Examinez les fiches techniques des composants, les normes d'interface et les conceptions de r\u00e9f\u00e9rence. Pour chaque classe critique, enregistrez :<\/p>\n\n\n\n
\nImp\u00e9dance cible asym\u00e9trique ou diff\u00e9rentielle<\/li>\n\n\n\n Tol\u00e9rance requise<\/li>\n\n\n\n Longueur de routage maximale ou budget de perte d'insertion, si sp\u00e9cifi\u00e9<\/li>\n\n\n\n Limites de d\u00e9salignement intra-paire et inter-paires<\/li>\n\n\n\n Exigences du plan de r\u00e9f\u00e9rence<\/li>\n\n\n\n Strat\u00e9gie de terminaison<\/li>\n\n\n\n Contraintes des connecteurs, c\u00e2bles et bo\u00eetiers<\/li>\n<\/ul>\n\n\n\nNe m\u00e9langez pas l'imp\u00e9dance, l'adaptation de longueur et l'espacement dans une seule r\u00e8gle vague \u201c haute vitesse \u201d. Ils r\u00e9solvent des probl\u00e8mes diff\u00e9rents et doivent \u00eatre document\u00e9s s\u00e9par\u00e9ment.<\/p>\n\n\n\n
\u00c9tape 2 : S\u00e9lectionner le nombre de couches et les plans de r\u00e9f\u00e9rence<\/h3>\n\n\n\n Assignez \u00e0 chaque couche de routage contr\u00f4l\u00e9e un plan de r\u00e9f\u00e9rence adjacent et continu. Un concept simple \u00e0 quatre couches pourrait placer les signaux de surface au-dessus d'un plan de masse solide, mais l'empilement correct d\u00e9pend de la densit\u00e9 de routage, de l'int\u00e9grit\u00e9 de l'alimentation, de la CEM, de l'\u00e9paisseur de la carte, des pertes et de la fabricabilit\u00e9.<\/p>\n\n\n\n
Pour les cartes multicouches, les couches stripline internes peuvent am\u00e9liorer l'isolation. Le microstrip de surface peut \u00eatre pr\u00e9f\u00e9rable lorsque de faibles pertes di\u00e9lectriques, un sondage facile ou moins de transitions de couches importent davantage. Il n'existe pas de nombre de couches universellement optimal.<\/p>\n\n\n\n
\u00c9tape 3 : Confirmer l'empilement avec le fabricant de PCB<\/h3>\n\n\n\n Demandez au fabricant :<\/p>\n\n\n\n
\nConstructions disponibles de noyau et de pr\u00e9impr\u00e9gn\u00e9<\/li>\n\n\n\n \u00c9paisseurs di\u00e9lectriques finies<\/li>\n\n\n\n Hypoth\u00e8ses de mat\u00e9riau et de Dk de conception<\/li>\n\n\n\n \u00c9paisseurs de cuivre de base et finies<\/li>\n\n\n\n Largeur de piste et \u00e9cart de paire minimaux fabricables<\/li>\n\n\n\n Tol\u00e9rances d'imp\u00e9dance standard<\/li>\n\n\n\n Hypoth\u00e8ses de masque de soudure<\/li>\n\n\n\n Options de coupon et de rapport TDR<\/li>\n<\/ul>\n\n\n\nCette \u00e9tape \u00e9vite une d\u00e9faillance courante : router toute une carte autour d'un empilement th\u00e9orique que l'usine ne peut pas fabriquer de mani\u00e8re coh\u00e9rente.<\/p>\n\n\n\n
\u00c9tape 4 : Calculer la g\u00e9om\u00e9trie initiale<\/h3>\n\n\n\n Utilisez un solveur de champ \u00e9lectromagn\u00e9tique 2D pour calculer la largeur de piste et, pour les paires diff\u00e9rentielles, l'espacement des paires. Le mod\u00e8le doit inclure le type r\u00e9el de ligne de transmission, l'empilement di\u00e9lectrique, l'\u00e9paisseur du cuivre, la forme grav\u00e9e, le masque de soudure et le cuivre adjacent lorsque pertinent.<\/p>\n\n\n\n
Les \u00e9quations d'imp\u00e9dance simples et les calculateurs en ligne sont utiles pour les v\u00e9rifications de faisabilit\u00e9. Ils peuvent vous indiquer si un empilement propos\u00e9 n\u00e9cessitera une piste impraticablement large ou \u00e9troite. Ils ne doivent pas \u00eatre l'autorit\u00e9 finale pour les conceptions de production denses ou \u00e0 haute vitesse.<\/p>\n\n\n\n
\u00c9tape 5 : Cr\u00e9er des r\u00e8gles de conception PCB s\u00e9par\u00e9es<\/h3>\n\n\n\n Saisissez la g\u00e9om\u00e9trie approuv\u00e9e dans le gestionnaire de contraintes ECAD. Utilisez des r\u00e8gles s\u00e9par\u00e9es lorsque les couches ou les structures diff\u00e8rent. Un microstrip de 50 ohms et un stripline de 50 ohms n'utiliseront normalement pas la m\u00eame largeur.<\/p>\n\n\n\n
Pour les classes diff\u00e9rentielles, contr\u00f4lez au moins :<\/p>\n\n\n\n
\nLargeur de piste<\/li>\n\n\n\n \u00c9cart de paire<\/li>\n\n\n\n D\u00e9gagement paire-\u00e0-paire et paire-\u00e0-autre-signal<\/li>\n\n\n\n Couches autoris\u00e9es<\/li>\n\n\n\n Plan de r\u00e9f\u00e9rence<\/li>\n\n\n\n D\u00e9salignement intra-paire<\/li>\n\n\n\n Nombre maximal de vias, lorsque n\u00e9cessaire<\/li>\n<\/ul>\n\n\n\n\u00c9tape 6 : Router avec un chemin de retour continu<\/h3>\n\n\n\n Maintenez les traces contr\u00f4l\u00e9es au-dessus du m\u00eame plan de r\u00e9f\u00e9rence ininterrompu dans la mesure du possible. Ne traversez pas les coupures de plan ni les grands vides. Lors d'une transition de via de signal, pr\u00e9voyez des vias de retour de masse \u00e0 proximit\u00e9 lorsque la relation de r\u00e9f\u00e9rence change, afin que le courant de retour haute fr\u00e9quence puisse passer entre les plans de r\u00e9f\u00e9rence.<\/p>\n\n\n\n
Le guide haute vitesse 2026 de TI recommande une r\u00e9f\u00e9rence de masse pleine et explique que la travers\u00e9e d'une coupure de plan force le courant de retour sur un chemin plus long, ce qui peut augmenter le rayonnement, l'inductance, les interf\u00e9rences et la d\u00e9gradation du signal.<\/p>\n\n\n\n
\u00c9tape 7 : Examiner chaque discontinuit\u00e9<\/h3>\n\n\n\n La trace rectiligne ne repr\u00e9sente qu'une partie du canal. Examinez :<\/p>\n\n\n\n
\nLes r\u00e9ductions de largeur \u00e0 la sortie des BGA<\/li>\n\n\n\n Les vias, les stubs de vias inutilis\u00e9s et les antipads<\/li>\n\n\n\n Les pastilles de condensateurs de couplage AC<\/li>\n\n\n\n Les connecteurs et les zones de lancement<\/li>\n\n\n\n Les pastilles de test et les branches<\/li>\n\n\n\n Les changements de couche<\/li>\n\n\n\n Les d\u00e9coupes de plan et les bords de carte<\/li>\n\n\n\n Le d\u00e9couplage et l'asym\u00e9trie des paires diff\u00e9rentielles<\/li>\n<\/ul>\n\n\n\nPour les d\u00e9bits de donn\u00e9es tr\u00e8s \u00e9lev\u00e9s, utilisez la mod\u00e9lisation \u00e9lectromagn\u00e9tique 3D ou une conception de r\u00e9f\u00e9rence valid\u00e9e pour les lancements critiques de vias et de connecteurs. Le back-drilling peut \u00eatre n\u00e9cessaire lorsque des stubs de vias m\u00e9tallis\u00e9s inutilis\u00e9s cr\u00e9eraient une r\u00e9sonance excessive ou une perte d'insertion.<\/p>\n\n\n\n
\u00c9tape 8 : Publier une sp\u00e9cification de fabrication explicite<\/h3>\n\n\n\n Ne vous attendez pas \u00e0 ce que le fabricant d\u00e9duise les nets contr\u00f4l\u00e9s \u00e0 partir de l'apparence des traces. Incluez un tableau d'imp\u00e9dance clair et une note de fabrication.<\/p>\n\n\n\nChamp obligatoire<\/th> Exemple<\/th><\/tr> Classe d'imp\u00e9dance<\/td> Z1<\/td><\/tr> Type de signal<\/td> Asym\u00e9trique<\/td><\/tr> Cible et tol\u00e9rance<\/td> 50 \u03a9 \u00b110%<\/td><\/tr> Couche de routage<\/td> L1<\/td><\/tr> Couche de r\u00e9f\u00e9rence<\/td> L2 GND<\/td><\/tr> Structure<\/td> Microstrip avec rev\u00eatement<\/td><\/tr> G\u00e9om\u00e9trie nominale<\/td> Selon l'empilement approuv\u00e9 et le tableau d'imp\u00e9dance<\/td><\/tr> Exigence de test<\/td> Coupon TDR ; rapport requis<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nPour une classe diff\u00e9rentielle, ajoutez la largeur de trace finie et l'\u00e9cart de paire ou r\u00e9f\u00e9rencez l'empilement du fabricant approuv\u00e9. Indiquez si le fournisseur peut ajuster les largeurs et \u00e9carts \u00e0 imp\u00e9dance contr\u00f4l\u00e9e pour la compensation de processus. Si des ajustements sont autoris\u00e9s, exigez une notification lorsqu'un changement pourrait affecter le d\u00e9gagement, le breakout, le couplage ou le timing.<\/p>\n\n\n\n
Directives de conception de PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n Un bon routage prot\u00e8ge le mod\u00e8le d'imp\u00e9dance une fois l'empilement r\u00e9solu.<\/p>\n\n\n\n
Maintenir une g\u00e9om\u00e9trie constante<\/h3>\n\n\n\n Gardez la largeur de trace, l'environnement cuivre et l'espacement diff\u00e9rentiel constants. Les r\u00e9ductions de largeur courtes peuvent \u00eatre in\u00e9vitables \u00e0 la sortie d'un BGA ou au lancement d'un connecteur, mais gardez-les aussi courtes que possible et \u00e9valuez-les aux d\u00e9bits de donn\u00e9es \u00e9lev\u00e9s.<\/p>\n\n\n\n
\u00c9vitez d'ajouter des plans de cuivre \u00e0 proximit\u00e9 d'une ligne \u00e0 imp\u00e9dance contr\u00f4l\u00e9e, sauf si le mod\u00e8le du solveur les inclut. Le cuivre coplanaire mis \u00e0 la masse doit avoir un \u00e9cart contr\u00f4l\u00e9 et un stitching de vias ad\u00e9quat ; un plan flottant n'est pas une r\u00e9f\u00e9rence fiable.<\/p>\n\n\n\n
Maintenir la continuit\u00e9 des plans de r\u00e9f\u00e9rence<\/h3>\n\n\n\n Ne routez jamais un signal critique \u00e0 travers une coupure dans son plan de r\u00e9f\u00e9rence. Si un routage change de couche, tenez compte du fait que son courant de retour change \u00e9galement de couche. Placez des vias de stitching de masse \u00e0 proximit\u00e9 des vias de signal lorsque cela est appropri\u00e9.<\/p>\n\n\n\n
Minimiser les vias et les stubs<\/h3>\n\n\n\n Chaque via ajoute une discontinuit\u00e9 d'imp\u00e9dance tridimensionnelle. Gardez le nombre de vias faible, utilisez des structures de vias sym\u00e9triques pour les paires diff\u00e9rentielles et \u00e9vitez les stubs de points de test inutiles. Pour les canaux haute fr\u00e9quence, optimisez les antipads et envisagez des vias borgnes, des vias enterr\u00e9s, des microvias ou le back-drilling lorsque cela est justifi\u00e9 par la simulation et le co\u00fbt.<\/p>\n\n\n\n
Pr\u00e9server la sym\u00e9trie des paires diff\u00e9rentielles<\/h3>\n\n\n\n Routez les deux conducteurs \u00e0 travers des pastilles, des vias, des courbes et des environnements de r\u00e9f\u00e9rence similaires. Maintenez la paire coupl\u00e9e selon l'\u00e9cart r\u00e9solu, sauf lorsque le fan-out des composants force une courte d\u00e9viation. Respectez la limite de d\u00e9salignement r\u00e9elle du protocole plut\u00f4t que d'appliquer un objectif arbitraire de d\u00e9salignement nul.<\/p>\n\n\n\n
Contr\u00f4ler les courbes sans les traiter comme le seul risque<\/h3>\n\n\n\n Utilisez des courbes douces, des arcs ou deux segments \u00e0 45 degr\u00e9s lorsque cela est pratique. Un coin modifie la largeur locale et le couplage, mais les pastilles, les vias, les transitions de plan et les stubs cr\u00e9ent souvent des discontinuit\u00e9s plus importantes. Priorisez l'ensemble du canal plut\u00f4t que de vous concentrer uniquement sur le style de coin.<\/p>\n\n\n\n
S\u00e9parer les agresseurs et les victimes<\/h3>\n\n\n\n Augmentez l'espacement entre les pistes haute vitesse non li\u00e9es, les horloges, les n\u0153uds de commutation et les signaux analogiques sensibles. Des r\u00e8gles d'espacement telles que 3W ou 5W peuvent \u00eatre des points de d\u00e9part utiles, mais elles ne sont pas des garanties universelles. Le couplage d\u00e9pend de l'empilement, de la longueur de parcours parall\u00e8le, du temps de mont\u00e9e et de la g\u00e9om\u00e9trie du champ.<\/p>\n\n\n\n
Calcul d'imp\u00e9dance PCB : ce que le fabricant recalcule<\/h2>\n\n\n\n Le calcul du concepteur d\u00e9finit une mise en page viable. Le calcul d'ing\u00e9nierie du fabricant de PCB traduit cette mise en page en un processus de production reproductible.<\/p>\n\n\n\n
Valeurs de conception vs valeurs de production<\/h3>\n\n\n\n Avant la fabrication, les ing\u00e9nieurs CAM peuvent recalculer l'imp\u00e9dance \u00e0 l'aide de leur base de donn\u00e9es de mat\u00e9riaux, de leurs pr\u00e9visions d'\u00e9paisseur apr\u00e8s pressage, de la compensation de gravure, du processus de placage et de leur mod\u00e8le de r\u00e9solution de champ. La largeur r\u00e9sultante sur le film peut diff\u00e9rer l\u00e9g\u00e8rement de la largeur nominale de conception tout en ciblant la m\u00eame imp\u00e9dance finie.<\/p>\n\n\n\n
Cet ajustement est normal lorsqu'il est autoris\u00e9. Le point critique est de convenir de ce qui peut changer et des dimensions qui doivent rester fixes pour le d\u00e9gagement de routage, le couplage diff\u00e9rentiel ou la sortie de composant.<\/p>\n\n\n\n
Pourquoi l'implication du fabricant est importante<\/h3>\n\n\n\n Deux fabricants peuvent proposer des largeurs de piste diff\u00e9rentes pour la m\u00eame imp\u00e9dance car ils utilisent des constructions de stratifi\u00e9 et des compensations de processus diff\u00e9rentes. Transf\u00e9rer une conception sans reconfirmer l'empilement peut donc d\u00e9caler l'imp\u00e9dance finie m\u00eame lorsque la largeur Gerber reste inchang\u00e9e.<\/p>\n\n\n\n
Pour une production r\u00e9p\u00e9t\u00e9e, contr\u00f4lez la famille de mat\u00e9riaux approuv\u00e9e, la r\u00e9vision de l'empilement, le tableau d'imp\u00e9dance et les exigences de test. Si un mat\u00e9riau de substitution est propos\u00e9, examinez \u00e0 la fois les performances \u00e9lectriques et la fabricabilit\u00e9 avant approbation.<\/p>\n\n\n\n
Tol\u00e9rance d'imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n La tol\u00e9rance d'imp\u00e9dance est la variation autoris\u00e9e autour de la cible. Une piste de 50 ohms \u00e0 \u00b110% a une bande d'acceptation de 45 \u00e0 55 ohms. Une paire diff\u00e9rentielle de 100 ohms \u00e0 \u00b110% a une bande d'acceptation de 90 \u00e0 110 ohms.<\/p>\n\n\n\n
De nombreuses fabrications PCB commerciales utilisent \u00b110% comme sp\u00e9cification pratique. Des tol\u00e9rances plus serr\u00e9es telles que \u00b15% peuvent \u00eatre possibles, mais elles peuvent r\u00e9duire les options de mat\u00e9riaux et de processus, augmenter les exigences d'ing\u00e9nierie ou de test et augmenter le co\u00fbt. La tol\u00e9rance correcte provient du budget d'interface et de la capacit\u00e9 du fabricant\u2014pas du choix du plus petit nombre disponible.<\/p>\n\n\n\n
Sources de variation d'imp\u00e9dance<\/h3>\n\n\n\n La variation de production peut provenir de :<\/p>\n\n\n\n
\nLargeur de piste finie et forme de paroi lat\u00e9rale grav\u00e9e<\/li>\n\n\n\n \u00c9paisseur du placage de cuivre<\/li>\n\n\n\n \u00c9paisseur du di\u00e9lectrique apr\u00e8s pressage<\/li>\n\n\n\n Teneur en r\u00e9sine et style de verre<\/li>\n\n\n\n Variation du Dk du mat\u00e9riau<\/li>\n\n\n\n \u00c9paisseur du masque de soudure<\/li>\n\n\n\n Enregistrement des couches et \u00e9cart diff\u00e9rentiel<\/li>\n\n\n\n Densit\u00e9 locale du cuivre et comportement de stratification<\/li>\n<\/ul>\n\n\n\nLe fabricant doit \u00e9valuer ces variables ensemble. Un contr\u00f4le serr\u00e9 de la largeur de piste seul ne peut pas compenser une construction di\u00e9lectrique instable.<\/p>\n\n\n\n
Comment l'imp\u00e9dance contr\u00f4l\u00e9e est-elle test\u00e9e ?<\/h2>\n\n\n\n La m\u00e9thode de v\u00e9rification de production la plus courante est la r\u00e9flectom\u00e9trie temporelle. La TDR lance un \u00e9chelon \u00e9lectrique rapide dans une ligne de transmission et mesure les r\u00e9flexions. La forme d'onde r\u00e9v\u00e8le l'imp\u00e9dance caract\u00e9ristique de la ligne et ses changements sur sa longueur.<\/p>\n\n\n\n
Coupons de test TDR<\/h3>\n\n\n\n Les fabricants testent g\u00e9n\u00e9ralement des coupons d'imp\u00e9dance d\u00e9di\u00e9s plac\u00e9s sur le panneau de production. Un coupon repr\u00e9sentatif utilise la m\u00eame couche contr\u00f4l\u00e9e, le m\u00eame plan de r\u00e9f\u00e9rence, la m\u00eame construction di\u00e9lectrique, le m\u00eame processus de cuivre, la m\u00eame g\u00e9om\u00e9trie de ligne et le m\u00eame \u00e9tat de masque de soudure que la carte.<\/p>\n\n\n\n
IPC-TM-650 M\u00e9thode 2.5.5.7 couvre la mesure de l'imp\u00e9dance caract\u00e9ristique des lignes de transmission de cartes imprim\u00e9es par TDR. IPC-2141A fournit des orientations de conception plus larges pour les cartes de circuits imprim\u00e9s haute vitesse \u00e0 imp\u00e9dance contr\u00f4l\u00e9e.<\/p>\n\n\n\n
Ce qu'un rapport de test d'imp\u00e9dance doit montrer<\/h3>\n\n\n\n Un rapport utile identifie :<\/p>\n\n\n\n
\nInformations de commande ou de lot<\/li>\n\n\n\n Coupon et classe d'imp\u00e9dance<\/li>\n\n\n\n Imp\u00e9dance cible et tol\u00e9rance<\/li>\n\n\n\n Imp\u00e9dance mesur\u00e9e<\/li>\n\n\n\n R\u00e9sultat conforme\/non conforme<\/li>\n\n\n\n \u00c9quipement ou m\u00e9thode de test<\/li>\n\n\n\n Date et op\u00e9rateur ou enregistrement syst\u00e8me<\/li>\n<\/ul>\n\n\n\nSi la tra\u00e7abilit\u00e9 est importante, indiquez le rapport requis et le plan d'\u00e9chantillonnage dans la documentation d'achat plut\u00f4t que de les demander apr\u00e8s la fin des cartes.<\/p>\n\n\n\n
Ce que le test par coupon ne prouve pas<\/h3>\n\n\n\n Un coupon conforme confirme que la ligne de transmission repr\u00e9sentative a satisfait \u00e0 l'exigence d'acceptation. Il ne prouve pas que chaque lancement de connecteur, plage de composant, transition de via, r\u00e9tr\u00e9cissement ou canal assembl\u00e9 respecte son budget complet d'int\u00e9grit\u00e9 du signal.<\/p>\n\n\n\n
Utilisez le test par coupon pour le contr\u00f4le de fabrication. Utilisez la simulation, la caract\u00e9risation VNA ou TDR du chemin r\u00e9el, le test du diagramme de l'\u0153il et les tests de conformit\u00e9 fonctionnelle lorsque le canal complet doit \u00eatre valid\u00e9.<\/p>\n\n\n\n
Di\u00e9lectrique contr\u00f4l\u00e9 vs imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n Ces termes sont li\u00e9s mais non identiques.<\/p>\n\n\n\n
\nDi\u00e9lectrique contr\u00f4l\u00e9<\/strong> signifie que le fabricant respecte des param\u00e8tres sp\u00e9cifi\u00e9s de mat\u00e9riau et d'\u00e9paisseur de di\u00e9lectrique. Le concepteur peut fournir une g\u00e9om\u00e9trie de piste fixe et assumer la responsabilit\u00e9 de l'imp\u00e9dance pr\u00e9vue.<\/li>\n\n\n\nImp\u00e9dance contr\u00f4l\u00e9e<\/strong> signifie que la structure de ligne de transmission finie doit atteindre une imp\u00e9dance cible et une tol\u00e9rance, normalement soutenues par une revue d'ing\u00e9nierie et une mesure.<\/li>\n<\/ul>\n\n\n\nLe di\u00e9lectrique contr\u00f4l\u00e9 peut \u00eatre appropri\u00e9 pour des conceptions \u00e9tablies avec une g\u00e9om\u00e9trie valid\u00e9e et un syst\u00e8me de mat\u00e9riaux verrouill\u00e9. L'imp\u00e9dance contr\u00f4l\u00e9e fournit des crit\u00e8res d'acceptation plus directs lorsque le r\u00e9sultat \u00e9lectrique est la priorit\u00e9. Confirmez comment votre fabricant d\u00e9finit et documente chaque service.<\/p>\n\n\n\n
Erreurs courantes en mati\u00e8re d'imp\u00e9dance contr\u00f4l\u00e9e sur PCB<\/h2>\n\n\n\nErreur<\/th> Pourquoi cela cause des probl\u00e8mes<\/th> Meilleure approche<\/th><\/tr> Commencer le routage avant l'approbation de l'empilement<\/td> L'\u00e9paisseur di\u00e9lectrique finale peut imposer des largeurs de piste ou des espacements inutilisables.<\/td> Confirmer d'abord un empilement fabricable.<\/td><\/tr> Sp\u00e9cifier uniquement \u201c pistes 50 ohms \u201d<\/td> Le fabricant ne peut pas identifier les couches, les r\u00e9f\u00e9rences, la tol\u00e9rance ou l'\u00e9tat du masque.<\/td> Fournir un tableau d'imp\u00e9dance complet.<\/td><\/tr> Traiter une seule largeur comme 50 ohms sur chaque couche<\/td> Chaque couche a une distance au plan et une g\u00e9om\u00e9trie de champ diff\u00e9rentes.<\/td> R\u00e9soudre chaque couche et structure s\u00e9par\u00e9ment.<\/td><\/tr> Utiliser un Dk FR-4 g\u00e9n\u00e9rique<\/td> La construction r\u00e9elle du stratifi\u00e9 peut diff\u00e9rer mat\u00e9riellement.<\/td> Utiliser un Dk de conception convenu et une construction mat\u00e9rielle d\u00e9finie.<\/td><\/tr> Router au-dessus des coupures de plan<\/td> Les d\u00e9tours du chemin de retour cr\u00e9ent une discontinuit\u00e9 et un risque d'EMI.<\/td> Router au-dessus d'un plan de r\u00e9f\u00e9rence continu.<\/td><\/tr> Ignorer le masque de soudure<\/td> Les calculs de pistes en surface ne correspondent plus \u00e0 la production.<\/td> Mod\u00e9liser correctement l'\u00e9tat avec ou sans rev\u00eatement.<\/td><\/tr> Autoriser des modifications de largeur CAM non v\u00e9rifi\u00e9es<\/td> Les ajustements peuvent violer les \u00e9carts de paires, le d\u00e9gagement ou les limites de sortie.<\/td> D\u00e9finir l'autorit\u00e9 d'ajustement et les limites d'approbation.<\/td><\/tr> Supposer qu'un coupon conforme valide le canal complet<\/td> Les coupons n'incluent pas toutes les discontinuit\u00e9s de la carte.<\/td> Combiner les tests de fabrication avec la validation du canal.<\/td><\/tr> Demander une tol\u00e9rance inutilement serr\u00e9e<\/td> Les contraintes de co\u00fbt et de processus augmentent sans b\u00e9n\u00e9fice syst\u00e8me.<\/td> Utiliser le budget d'interface et la capacit\u00e9 \u00e9prouv\u00e9e.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nComment l'imp\u00e9dance contr\u00f4l\u00e9e affecte le co\u00fbt du PCB<\/h2>\n\n\n\n Le contr\u00f4le d'imp\u00e9dance peut augmenter le co\u00fbt, mais le test lui-m\u00eame n'est qu'un facteur. Les principaux facteurs de co\u00fbt sont souvent les d\u00e9cisions d'empilement et de processus n\u00e9cessaires pour atteindre la cible de mani\u00e8re fiable.<\/p>\n\n\n\n
Les ajouts de co\u00fbt potentiels incluent :<\/p>\n\n\n\n
\nPlus de couches pour fournir des plans de r\u00e9f\u00e9rence continus<\/li>\n\n\n\n Des constructions sp\u00e9cifiques de c\u0153ur et de pr\u00e9impr\u00e9gn\u00e9<\/li>\n\n\n\n Un stratifi\u00e9 \u00e0 faible perte ou haute fr\u00e9quence<\/li>\n\n\n\n Une capacit\u00e9 de largeur de piste et d'espacement plus serr\u00e9e<\/li>\n\n\n\n Une tol\u00e9rance d'imp\u00e9dance plus serr\u00e9e<\/li>\n\n\n\n La g\u00e9n\u00e9ration et le rapport de coupons TDR<\/li>\n\n\n\n Le back-drilling, les vias HDI ou les transitions haute vitesse optimis\u00e9es<\/li>\n\n\n\n Une revue d'ing\u00e9nierie suppl\u00e9mentaire et une tra\u00e7abilit\u00e9 des lots<\/li>\n<\/ul>\n\n\n\nLe co\u00fbt peut souvent \u00eatre r\u00e9duit sans affaiblir l'int\u00e9grit\u00e9 du signal en utilisant un empilement standard du fabricant, en choisissant une tol\u00e9rance r\u00e9aliste, en \u00e9vitant une g\u00e9om\u00e9trie inutilement \u00e9troite et en impliquant l'usine d\u00e8s le d\u00e9but.<\/p>\n\n\n\n
Liste de v\u00e9rification des sp\u00e9cifications PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\n Avant de demander un devis ou de diffuser les donn\u00e9es de fabrication, confirmer que le dossier comprend :<\/p>\n\n\n\n
\nDonn\u00e9es de fabrication Gerber, ODB++ ou IPC-2581<\/li>\n\n\n\n Donn\u00e9es de per\u00e7age NC et de routage<\/li>\n\n\n\n Plan de fabrication et plan d'empilement<\/li>\n\n\n\n Famille de mat\u00e9riaux ou alternatives approuv\u00e9es<\/li>\n\n\n\n \u00c9paisseurs finales de la carte et du cuivre<\/li>\n\n\n\n Cible d'imp\u00e9dance et tol\u00e9rance pour chaque classe<\/li>\n\n\n\n D\u00e9signation single-ended ou diff\u00e9rentielle<\/li>\n\n\n\n Couches de routage et de r\u00e9f\u00e9rence<\/li>\n\n\n\n Largeur de piste nominale et \u00e9cart diff\u00e9rentiel, si fix\u00e9<\/li>\n\n\n\n \u00c9tat du masque de soudure sur les pistes contr\u00f4l\u00e9es<\/li>\n\n\n\n Autorisation et limites pour l'ajustement de la g\u00e9om\u00e9trie par le fabricant<\/li>\n\n\n\n Exigence de coupon TDR<\/li>\n\n\n\n M\u00e9thode d'essai, rapport et exigences d'\u00e9chantillonnage<\/li>\n\n\n\n Toutes exigences de per\u00e7age arri\u00e8re, de stub de via, de perte d'insertion ou de finition de surface<\/li>\n<\/ul>\n\n\n\nUn document d'empilage approuv\u00e9 doit recevoir un identifiant de r\u00e9vision. Si l'empilage, le stratifi\u00e9, le poids du cuivre ou la g\u00e9om\u00e9trie contr\u00f4l\u00e9e change, rev\u00e9rifiez l'imp\u00e9dance et mettez \u00e0 jour la version de fabrication.<\/p>\n\n\n\n
Questions fr\u00e9quemment pos\u00e9es sur les PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e<\/h2>\n\n\n\nLa largeur de piste PCB de 50 Ohm est-elle toujours la m\u00eame ?<\/h3>\n\n\n\n Non. Une largeur de 50 ohms d\u00e9pend de la couche, de l'\u00e9paisseur du di\u00e9lectrique, du Dk, de l'\u00e9paisseur du cuivre, du masque de soudure, des plans de r\u00e9f\u00e9rence et du cuivre \u00e0 proximit\u00e9. La largeur correcte doit \u00eatre calcul\u00e9e pour l'empilage r\u00e9el.<\/p>\n\n\n\n
Une paire diff\u00e9rentielle a-t-elle besoin de deux pistes de 50 Ohm pour atteindre 100 Ohms ?<\/h3>\n\n\n\n Pas n\u00e9cessairement. Lorsque les pistes sont coupl\u00e9es \u00e9lectromagn\u00e9tiquement, l'imp\u00e9dance diff\u00e9rentielle est affect\u00e9e par leur espacement. La paire doit \u00eatre r\u00e9solue comme une structure coupl\u00e9e. Deux lignes isol\u00e9es de 50 ohms peuvent approcher 100 ohms en diff\u00e9rentiel, mais cette approximation n'est pas fiable pour toutes les g\u00e9om\u00e9tries.<\/p>\n\n\n\n
Un PCB \u00e0 deux couches peut-il avoir une imp\u00e9dance contr\u00f4l\u00e9e ?<\/h3>\n\n\n\n Oui, si une couche fournit une r\u00e9f\u00e9rence continue appropri\u00e9e et que la g\u00e9om\u00e9trie requise est fabricable. Cependant, la grande distance di\u00e9lectrique d'une carte deux couches typique de 1,6 mm peut n\u00e9cessiter une piste impraticablement large pour certaines cibles. Une carte plus fine ou un empilage multicouche peut offrir une meilleure g\u00e9om\u00e9trie et un meilleur contr\u00f4le du chemin de retour.<\/p>\n\n\n\n
Puis-je mesurer l'imp\u00e9dance d'un PCB avec un multim\u00e8tre ?<\/h3>\n\n\n\n Non. Un multim\u00e8tre mesure la r\u00e9sistance basse fr\u00e9quence ou continue, pas l'imp\u00e9dance caract\u00e9ristique d'une ligne de transmission. L'imp\u00e9dance de production est couramment mesur\u00e9e avec un \u00e9quipement TDR.<\/p>\n\n\n\n
Un calculateur d'imp\u00e9dance PCB en ligne est-il suffisamment pr\u00e9cis ?<\/h3>\n\n\n\n Il est utile pour une estimation initiale si son mod\u00e8le correspond \u00e0 la structure de ligne de transmission. Les valeurs finales doivent provenir d'un solveur de champ appropri\u00e9 utilisant l'empilage r\u00e9el et doivent \u00eatre v\u00e9rifi\u00e9es par rapport aux donn\u00e9es de mat\u00e9riaux et de processus du fabricant.<\/p>\n\n\n\n
Le masque de soudure modifie-t-il l'imp\u00e9dance des pistes PCB ?<\/h3>\n\n\n\n Oui. Le masque de soudure ajoute un di\u00e9lectrique autour d'une piste de surface et abaisse g\u00e9n\u00e9ralement l\u00e9g\u00e8rement son imp\u00e9dance. Incluez-le dans le mod\u00e8le lorsque la carte finie couvrira la piste contr\u00f4l\u00e9e.<\/p>\n\n\n\n
Le fabricant de PCB doit-il \u00eatre autoris\u00e9 \u00e0 modifier la largeur des pistes ?<\/h3>\n\n\n\n Souvent oui, dans les limites convenues. Le fabricant peut avoir besoin de compenser la gravure, le placage et l'\u00e9paisseur du di\u00e9lectrique press\u00e9. Rendez l'imp\u00e9dance cible et les d\u00e9gagements critiques faisant autorit\u00e9, et d\u00e9finissez quand un ajustement propos\u00e9 n\u00e9cessite l'approbation du concepteur.<\/p>\n\n\n\n
Chaque PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e n\u00e9cessite-t-il un test TDR ?<\/h3>\n\n\n\n Toutes les applications ou tous les plans d'achat ne l'exigent pas, mais la mesure fournit une preuve objective que la structure de production repr\u00e9sentative a respect\u00e9 la tol\u00e9rance sp\u00e9cifi\u00e9e. Pour les conceptions critiques haute vitesse, RF, r\u00e9glement\u00e9es ou en production r\u00e9p\u00e9t\u00e9e, exiger des coupons et un rapport est g\u00e9n\u00e9ralement prudent.<\/p>\n\n\n\n
Conclusion : traiter l'imp\u00e9dance comme une exigence de conception \u00e0 la fabrication<\/h2>\n\n\n\n Une conception fiable de PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e est un processus coordonn\u00e9. La sp\u00e9cification \u00e9lectrique fixe la cible. L'empilage cr\u00e9e une structure de ligne de transmission fabricable. La conception pr\u00e9serve la g\u00e9om\u00e9trie et les chemins de retour. L'ing\u00e9nierie de fabrication compense le comportement r\u00e9el du processus. Le test TDR v\u00e9rifie ensuite que la structure de production repr\u00e9sentative respecte la tol\u00e9rance convenue.<\/p>\n\n\n\n
L'action la plus efficace est aussi la plus pr\u00e9coce : impliquez votre fabricant de PCB avant de router les nets critiques. Partagez les imp\u00e9dances cibles, les tol\u00e9rances, les affectations de couches, les besoins en mat\u00e9riaux et le d\u00e9bit de donn\u00e9es attendu. Un empilage approuv\u00e9 d\u00e8s le d\u00e9part r\u00e9duit les modifications tardives de conception, l'incertitude de devis et le risque d'int\u00e9grit\u00e9 du signal.<\/p>\n\n\n\n
Si vous pr\u00e9parez un PCB \u00e0 imp\u00e9dance contr\u00f4l\u00e9e pour un devis, envoyez \u00e0 LEADHUI PCB vos donn\u00e9es de fabrication, votre empilage pr\u00e9liminaire, votre tableau d'imp\u00e9dance, vos exigences de mat\u00e9riaux, votre quantit\u00e9 et vos attentes de test pour une revue d'ing\u00e9nierie.<\/p>","protected":false},"excerpt":{"rendered":"
A high-speed interface can be routed neatly, pass a design-rule check, and still fail in the lab. The cause is often not the logical connection but the electrical path: the trace, dielectric, reference plane, vias, pads, and connectors do not present a consistent impedance to the signal. Controlled impedance PCB design prevents this problem by […]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"","_seopress_titles_desc":"Learn how controlled impedance PCBs work, what affects trace impedance, and how to specify stackups, tolerances, and TDR tests for reliable high-speed boards.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23521","post","type-post","status-publish","format-standard","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts\/23521","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/comments?post=23521"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/posts\/23521\/revisions"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/media?parent=23521"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/categories?post=23521"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/fr\/wp-json\/wp\/v2\/tags?post=23521"}],"curies":[{"name":"Je suis d\u00e9sol\u00e9, je n'ai pas encore appris \u00e0 traduire ce contenu.","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}