{"id":23511,"date":"2026-09-04T09:00:33","date_gmt":"2026-09-04T09:00:33","guid":{"rendered":"https:\/\/lead-pcb.com\/?p=23511"},"modified":"2026-09-07T09:21:24","modified_gmt":"2026-09-07T09:21:24","slug":"hdi-pcb","status":"publish","type":"post","link":"https:\/\/lead-pcb.com\/it\/blog\/hdi-pcb","title":{"rendered":"HDI PCB: Stackup, Regole di Progettazione dei Microvia e Cosa Compra Realmente il Costo Extra"},"content":{"rendered":"<p class=\"wp-block-paragraph\">Quando un BGA con passo sferico di 0,4 mm arriva sul tuo layout di scheda, il routing PCB standard colpisce un muro fisico<sup><\/sup>. I fanout a osso di cane con via meccaniche convenzionali da 0,2 mm (8 mil) non possono fisicamente instradare tra le sfere senza violare le regole di clearance o sezionare i piani di riferimento<sup><\/sup>. A quella geometria esatta, la produzione PCB convenzionale a foro passante smette di essere praticabile<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Sei spinto verso l'Interconnessione ad Alta Densit\u00e0 (HDI)<sup><\/sup>. Tuttavia, la maggior parte delle risorse tratta l'HDI semplicemente come \u201ctracce e pad pi\u00f9 piccoli\u201d, oscurando le realt\u00e0 ingegneristiche critiche: l'HDI \u00e8 un processo di produzione sequenziale completamente diverso, e la tua architettura di strati determina il costo e i tempi di consegna molto pi\u00f9 del numero di strati<sup><\/sup>.<\/p>\n\n\n\n<div class=\"wp-block-group\"><div class=\"wp-block-group__inner-container is-layout-constrained wp-block-group-is-layout-constrained\">\n<p class=\"wp-block-paragraph\"><strong>Punti Chiave:<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Processo pi\u00f9 che densit\u00e0:<\/strong> Un PCB HDI non \u00e8 semplicemente \u201cuna scheda pi\u00f9 densa\u201d \u2014 \u00e8 un processo di fabbricazione distinto basato su laminazione sequenziale e microvia laser-drilled.<\/li>\n\n\n\n<li><strong>Il vero fattore di costo:<\/strong> Il costo della scheda \u00e8 governato principalmente dal <em>numero di cicli di laminazione sequenziale<\/em>, non dal numero complessivo di strati.<\/li>\n\n\n\n<li><strong>Il fattore scatenante della selezione:<\/strong> Sotto circa 0,4 mm di passo BGA, il fanout standard a osso di cane fallisce fisicamente, rendendo necessari i microvia in pad.<\/li>\n\n\n\n<li><strong>Regola pratica dello stackup:<\/strong> Scegli una struttura 1+N+1 a meno che conteggi di pin elevati non forzino 2+N+2 o superiore, poich\u00e9 ogni strato di build-up aggiuntivo aumenta sia il costo che i tempi di consegna.<\/li>\n<\/ul>\n<\/div><\/div>\n\n\n\n<h2 class=\"wp-block-heading\">Cos'\u00e8 un PCB HDI?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Le discussioni di settore spesso definiscono l'HDI in base alla densit\u00e0 dei componenti o alle dimensioni nominali delle tracce, ma i fabbricanti definiscono l'HDI in base al <strong>processo<\/strong><sup><\/sup>. Una scheda a circuito diventa una scheda HDI quando richiede laminazione sequenziale di build-up, microvia ciechi o interrati laser-drilled, e processi di metallizzazione specializzati piuttosto che la perforazione standard a foro passante a singola pressa<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp\" alt=\"attraverso foro multistrato 1+n+1 hdi pcb build up\" class=\"wp-image-23513\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/through-hole-multilayer-1n1-hdi-pcb-build-up-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Il Quadro Normativo<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>IPC-2226 (Standard di Progettazione Sezionale per Schede Stampate HDI):<\/strong> Stabilisce le definizioni di base per le architetture HDI, dividendo i progetti in Tipo I fino a Tipo VI in base alla complessit\u00e0 dell'interconnessione, alle strutture dielettriche e all'integrazione dei fori passanti.<\/li>\n\n\n\n<li><strong>IPC-T-50 (Termini e Definizioni):<\/strong> Classifica un <strong>microvia<\/strong> come un via cieco con diametro del foro di 150 \u00b5m (circa 6 mil) o inferiore, terminato su o all'interno di uno strato di pad target definito.<\/li>\n\n\n\n<li><strong>IPC-6016:<\/strong> Specifica i requisiti di qualificazione e prestazione per strati e schede di Interconnessione ad Alta Densit\u00e0.<\/li>\n\n\n\n<li><strong>IPC-6012 e IPC-4101:<\/strong> Governano le specifiche di prestazione rigide e le propriet\u00e0 dei materiali laminati di base (espansione termica, temperatura di transizione vetrosa e metriche di decomposizione).<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Microvia Laser vs. Via Perforati Meccanicamente<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le punte meccaniche raggiungono limiti fisici sotto 0,15 mm (6 mil): le punte si rompono frequentemente, si verifica deriva a causa della deflessione del tessuto di vetro, e i rapporti d'aspetto superano rapidamente le soglie di placcatura affidabili.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">I microvia laser, al contrario, sono formati usando ablazione ottica per colpire i pad target sugli strati adiacenti<sup><\/sup>. Poich\u00e9 la perforazione laser rimuove il dielettrico fino al pad di rame target senza penetrare pi\u00f9 in profondit\u00e0 nel nucleo, libera canali di routing su ogni strato sottostante<sup><\/sup>. Di conseguenza, <strong>Via-in-Pad Placcato (VIPPO)<\/strong> passa da un lusso di progettazione costoso a un requisito di assemblaggio standard, eliminando i tronchetti di segnale e risparmiando area della scheda sotto componenti a passo fine<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"600\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp\" alt=\"Scheda a circuito stampato HDI 8 strati 1+6+1\" class=\"wp-image-8711\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-300x180.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-768x461.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/07\/8-layer-161-hdi-circuit-board-18x12.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">HDI vs. PCB Standard: Quando il Costo Extra Paga Realmente<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">L'HDI paga quando l'escape del routing o la densit\u00e0 dei pin\u2014non solo il numero di strati\u2014\u00e8 il vincolo vincolante<sup><\/sup>. Se una scheda standard a foro passante con traccia\/spazio di 0,15 mm (6 mil) pu\u00f2 instradare la tua netlist semplicemente aggiungendo due piani di segnale interni, la produzione convenzionale sar\u00e0 quasi sempre pi\u00f9 economica e veloce<sup><\/sup>.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"312\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp\" alt=\"indice di costo pcb hdi confronto per livello di build-up\" class=\"wp-image-23514\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-300x94.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-768x240.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-cost-index-comparison-by-build-up-tier-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">La Matrice Decisionale Economica<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">L'HDI offre una riduzione netta dei costi solo quando la densit\u00e0 tecnologica compensa i costi a livello di sistema:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Riduzioni del Numero di Strati:<\/strong> Sostituire una complessa scheda a foro passante a 16 strati con uno stackup HDI 1+N+1 a 10 strati pu\u00f2 produrre una parit\u00e0 di costo netta offrendo al contempo un'integrit\u00e0 di segnale superiore.<\/li>\n\n\n\n<li><strong>Miniaturizzazione dell'Involucro:<\/strong> Passare all'HDI spesso riduce l'area della scheda del 30% al 50%, consentendo involucri pi\u00f9 piccoli o liberando spazio interno per batterie pi\u00f9 grandi.<\/li>\n\n\n\n<li><strong>Consolidamento della Scheda:<\/strong> L'elevata densit\u00e0 di instradamento consente di compattare sotto-assiemi multi-scheda (come una scheda carrier pi\u00f9 un modulo di calcolo) su un singolo substrato rigido.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Quando NON usare HDI<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Non specificare HDI se<sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Il passo dei componenti pi\u00f9 piccolo sulla scheda \u00e8 \u2265 0,65 mm.<\/li>\n\n\n\n<li>L'evasione dell'instradamento pu\u00f2 essere completata utilizzando linee standard da 0,127 mm (5 mil) con vie forate meccanicamente da 0,2 mm senza creare gravi colli di bottiglia di instradamento.<\/li>\n\n\n\n<li>Il tuo prodotto richiede pesi di rame estremi (\u2265 2 oz) sugli strati di build-up esterni, che entrano in conflitto con la perforazione laser dei microvia e l'incisione a linee sottili.<\/li>\n<\/ol>\n\n\n\n<h2 class=\"wp-block-heading\">Strutture di Stackup HDI: 1+N+1, 2+N+2, 3+N+3 ed ELIC<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La nomenclatura principale dell'HDI utilizza il formato <strong><em>i+N+i<\/em><\/strong>, dove:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong><em>N<\/em><\/strong> rappresenta il nucleo di base (un nucleo multistrato standard, laminato e polimerizzato con vie passanti o vie interrate).<\/li>\n\n\n\n<li><strong><em>i<\/em><\/strong> rappresenta il numero di strati di build-up sequenziali laminati successivamente sia sulla parte superiore che su quella inferiore del nucleo.<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Ogni aumento di <em>i<\/em> aggiunge un ciclo di laminazione aggiuntivo in una pressa a vuoto, richiedendo cicli di foratura meccanica, processi di foratura laser, preparazione della superficie ed elettrodeposizione. I cicli di laminazione\u2014non il numero totale di strati\u2014determinano i costi, la riduzione della resa e i tempi di produzione.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"390\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp\" alt=\"sezione trasversale 1+n+1 vs 2+n+2 vs elic\" class=\"wp-image-23515\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-300x117.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-768x300.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/1n1-vs-2n2-vs-elic-cross-section-18x7.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">I Livelli Architetturali<\/h3>\n\n\n\n<h4 class=\"wp-block-heading\">Architettura 1+N+1<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Il punto di ingresso di base per l'HDI. Un nucleo polimerizzato (N strati) \u00e8 delimitato su entrambi i lati da un dielettrico esterno e uno strato di foil. I microvia vanno dallo strato 1 allo strato 2 e dallo strato n allo strato n-1. Il nucleo pu\u00f2 contenere vie interrate forate meccanicamente che collegano lo strato 2 allo strato n-1. Ci\u00f2 richiede <strong>un ciclo di laminazione sequenziale<\/strong> oltre la pressa del nucleo.<\/p>\n\n\n\n<h4 class=\"wp-block-heading\">Architetture 2+N+2 e 3+N+3<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Utilizzate quando BGA ad alto numero di pin richiedono pi\u00f9 file di evasione<sup><\/sup>. Richiede <strong>due o tre fasi separate di build-up sequenziale<\/strong><sup><\/sup>. I microvia possono essere:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Sfalsati:<\/strong> Strutturalmente robusti, dove il microvia su L1\u2013L2 non si allinea verticalmente con la via su L2\u2013L3.<\/li>\n\n\n\n<li><strong>Impilati:<\/strong> Le vie sono posizionate direttamente una sopra l'altra. Le vie impilate <strong>richiedono un riempimento in rame placcato solido<\/strong> sul microvia sottostante per prevenire l'intrappolamento di resina e il cedimento del giunto, aggiungendo fasi di produzione e costi.<\/li>\n<\/ul>\n\n\n\n<h4 class=\"wp-block-heading\">Interconnessione su Ogni Strato (ELIC)<\/h4>\n\n\n\n<p class=\"wp-block-paragraph\">Nell'ELIC non esiste un nucleo spesso convenzionale. Ogni strato dielettrico viene forato con microvia e riempito con rame elettrodepositato solido, consentendo di posizionare liberamente tracce e vie su qualsiasi strato dell'intero stackup<sup><\/sup>. L'ELIC \u00e8 lo standard negli smartphone di fascia alta e negli acceleratori di calcolo ad alte prestazioni, ma richiede una rigorosa disciplina progettuale e offre rese di fabbricazione iniziali inferiori<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Resa DFM al Primo Passaggio per Architettura (%)\n<\/code><\/pre>\n\n\n\n<h2 class=\"wp-block-heading\">Regole di Progettazione dei Microvia che Superano la Revisione DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La maggior parte delle sospensioni CAM e dei rifacimenti di scheda nei progetti HDI deriva da problemi geometrici dei microvia piuttosto che da violazioni della larghezza delle tracce<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Rapporto d'Aspetto (Profondit\u00e0-Diametro)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Il vincolo principale della produzione di microvia laser \u00e8 il rapporto d'aspetto:<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Rapporto d'Aspetto = Spessore del Dielettrico (H) \/ Diametro di Foratura (D)<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Secondo IPC-6016 e le tabelle di capacit\u00e0 standard, il rapporto d'aspetto massimo affidabile per un microvia laser \u00e8 <strong><em>0.75:1<\/em><\/strong>, con un obiettivo di produzione ottimale di <strong><em>0.60:1<\/em> a <em>0.70:1<\/em><\/strong>. Se lo spessore del dielettrico \u00e8 75 \u03bcm, il diametro di foratura laser non deve essere inferiore a 100 \u03bcm (<em>0.75:1<\/em> rapporto). Il superamento di questo limite causa ristagno del fluido nei prodotti chimici di placcatura, con conseguente rame di barilotto sottile e inaffidabile e vuoti durante il riempimento elettrolitico.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"426\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp\" alt=\"rapporto di aspetto del microvia pcb hdi e geometria del pad\" class=\"wp-image-23516\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-300x128.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-768x327.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/hdi-pcb-microvia-aspect-ratio-and-pad-geometry-18x8.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Fisica della Foratura Laser: CO<sub>2<\/sub> vs. UV<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>CO<sub>2<\/sub> Laser (Infrarossi, \uff5e 9,4 \u2014 10,6 \u03bcm):<\/strong> Altamente efficienti nell'ablazione di dielettrici organici e matrici di resina, ma riflettono naturalmente il rame. Richiedono una finestra di rame incisa (maschera conforme) o foil di rame trattati superficialmente specializzati. Le dimensioni dei fori sono generalmente limitate a \u2265 75 \u03bcm.<\/li>\n\n\n\n<li><strong>Laser UV (355 nm):<\/strong> Taglia sia il foglio di rame che il dielettrico tramite ablazione fotochimica. Fornisce profili di foro pi\u00f9 puliti fino a 50 \u03bcm, ma presenta velocit\u00e0 di ciclo pi\u00f9 lente.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Pad di Cattura e Anelli Anulari<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le apparecchiature di perforazione laser mantengono un'elevata precisione del fascio, ma l'espansione e il ritiro degli strati interni durante i cicli di laminazione introducono sfide di tolleranza di registrazione.<sup><\/sup>.<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Diametro del Pad di Cattura Target: Diametro di Perforazione + 0,15 mm (6 mil) minimo.<\/li>\n\n\n\n<li>Anello Anulare Minimo: Mantenere un anello anulare minimo di 0,05 mm (2 mil) sui pad interni per evitare rotture sotto lo spostamento degli strati.<\/li>\n<\/ul>\n\n\n\n<h3 class=\"wp-block-heading\">Opzioni di Riempimento dei Via<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Placcatura Elettrolitica del Rame (Riempimento Solido):<\/strong> Obbligatoria per via impilati e strutture Via-in-Pad Plated Over (VIPPO). Elimina l'intrappolamento d'aria e fornisce superfici planari per l'assemblaggio dei componenti.<\/li>\n\n\n\n<li><strong>Riempimento con Pasta Conduttiva \/ Non Conduttiva:<\/strong> Principalmente riservato ai via interrati forati meccanicamente all'interno del nucleo prima della laminazione di build-up. La pasta non conduttiva \u00e8 preferita rispetto a quella conduttiva perch\u00e9 il suo Coefficiente di Espansione Termica (CTE) corrisponde pi\u00f9 strettamente alla resina del laminato circostante, riducendo i rischi di separazione del barile.<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Linee Fini, mSAP e il Passo BGA che Ti Obbliga a Scegliere<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La selezione dei componenti\u2014in particolare il passo minimo delle sfere BGA\u2014determina se hai bisogno di PCB standard, HDI di base o lavorazione semi-additiva avanzata.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Regole Pratiche per il Breakout del Passo BGA\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">Il Limite dell'Incisione Sottrattiva<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La fabbricazione tradizionale dei PCB si basa su <strong>incisione chimica sottrattiva<\/strong>: un laminato rivestito con foglio di rame continuo viene mascherato con resist da incisione, e il rame non protetto viene dissolto.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Poich\u00e9 gli incisori chimici isotropici dissolvono il rame sia orizzontalmente che verticalmente, le tracce sviluppano un cono di incisione verso l'interno (profilo trapezoidale). Quando le larghezze delle tracce scendono sotto i 65 \u03bcm (2,5 mil), il sottotaglio dell'incisione compromette l'adesione delle tracce e causa variazioni di impedenza inaccettabili.<\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"332\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp\" alt=\"profilo di incisione sottrattiva vs semi-additiva (msap)\" class=\"wp-image-23517\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-300x100.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-768x255.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/subtractive-etch-vs-semi-additive-msap-profile-18x6.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Processo Semi-Additivo Modificato (mSAP)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Per superare i limiti dell'incisione sottrattiva, i fabbricanti impiegano <strong>mSAP<\/strong><sup><\/sup>:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Iniziare con uno strato seme di rame ultra-sottile (tipicamente da 2 a 3 \u00b5m) sul laminato dielettrico.<\/li>\n\n\n\n<li>Applicare fotoresist negativo a film secco, esponendo il pattern di routing.<\/li>\n\n\n\n<li>Placcare elettroliticamente il rame nelle trincee, formando tracce con pareti laterali quasi verticali.<\/li>\n\n\n\n<li>Rimuovere il resist e incidere chimicamente a flash lo strato seme micro-sottile.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Poich\u00e9 l'incisione flash finale rimuove solo 2 \u00b5m di materiale seme anzich\u00e9 un foglio completo di 18 \u00b5m, il sottotaglio orizzontale \u00e8 trascurabile. Ci\u00f2 consente geometrie uniformi di linea e spazio fino a 30 \u03bcm (circa 1,2 mil). Questo processo \u00e8 alla base dei <strong>PCB Substrate-Like (SLP)<\/strong>, colmando il divario tra i PCB HDI standard e i substrati di packaging per circuiti integrati (IC).<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Materiali e Laminazione Sequenziale: Cosa Determina Realmente i Tempi di Consegna<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Gli ingegneri spesso attribuiscono i ritardi dei prototipi agli arretrati delle fabbriche. In realt\u00e0, i tempi di consegna HDI scalano direttamente con i passaggi fisici della laminazione sequenziale.<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Moltiplicatore dei Tempi di Consegna per Cicli di Laminazione\n<\/code><\/pre>\n\n\n\n<p class=\"wp-block-paragraph\">Ogni ciclo di laminazione richiede:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li>Imaging degli strati interni, incisione e ispezione ottica automatizzata (AOI).<\/li>\n\n\n\n<li>Pre-trattamento chimico della superficie (alternativa all'ossido) per promuovere l'adesione.<\/li>\n\n\n\n<li>Polimerizzazione in pressa a vuoto ad alta temperatura e alta pressione (tipicamente 4\u20136 ore inclusi riscaldamento e raffreddamento).<\/li>\n\n\n\n<li>Perforazione laser dei microvia.<\/li>\n\n\n\n<li>Desmear e pulizia chimica per eliminare i detriti di ablazione dal fondo dei microvia.<\/li>\n\n\n\n<li>Semina di rame elettrolitico e flash\/riempimento elettrolitico del rame.<\/li>\n\n\n\n<li>Planarizzazione della superficie per rimuovere i noduli di rame sovraplaccati prima dell'imaging successivo.<\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Moltiplicare questo ciclo tre volte per uno stackup 2+N+2, e l'accumulo dei tempi di attesa trasforma una produzione rapida standard di 5 giorni in una produzione di 15-20 giorni.<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Considerazioni sui Materiali<\/h3>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>Dielettrici Sottili e Stili di Tessuto:<\/strong> I dielettrici negli strati HDI hanno tipicamente uno spessore da 40 \u03bcm a 100 \u03bcm. Stili di tessuto in fibra di vetro come <strong>106, 1080 e 1078<\/strong> utilizzano filati di vetro distribuiti per eliminare i vuoti nel tessuto. Questo evita \u201cdeflessioni del laser\u201d (dove un fascio laser devia durante la transizione tra resina e fasci di filati di vetro) e garantisce una geometria coerente dei fori dei microvia.<\/li>\n\n\n\n<li><strong>Prestazioni Termiche:<\/strong> Poich\u00e9 un PCB HDI subisce molteplici cicli di laminazione ad alta temperatura e passaggi di rifusione in assemblaggio, il FR-4 standard fallisce rapidamente. L'HDI richiede materiali con un' <strong>alta temperatura di transizione vetrosa (T<sub>g<\/sub> \u2265 170\u2103)<\/strong> e alta temperatura di decomposizione (T<sub>d<\/sub> \u2265 340\u2103) per resistere alla delaminazione.<\/li>\n\n\n\n<li><strong>Fogli a basso profilo:<\/strong> I design HDI a linee fini beneficiano di <strong>Fogli a profilo molto basso (VLP)<\/strong> o <strong>Fogli trattati inversi (RTF)<\/strong>. I fogli standard ad alta rugosit\u00e0 (come l'HTE standard) protrudono nei dielettrici sottili, aumentando la perdita di inserzione a velocit\u00e0 multi-gigabit e elevando i rischi di guasto da Filamento Anodico Conduttivo (CAF).<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Affidabilit\u00e0 HDI: I Modi di Guasto da Considerare nella Progettazione<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I singoli microvia mostrano una forte resistenza alla deformazione da espansione termica. Poich\u00e9 la loro profondit\u00e0 \u00e8 ridotta (H \u2264 100 \u03bcm), l'espansione termica totale lungo l'asse z all'interno del barilotto del microvia \u00e8 minima rispetto a un barilotto di through-hole da 1,6 mm.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Tuttavia, l'HDI a multi-laminazione introduce distinti modi di guasto interfacciale<sup><\/sup>.<\/p>\n\n\n\n<pre class=\"wp-block-code\"><code>Vulnerabilit\u00e0 Primaria dell'Interfaccia del Microvia\n<\/code><\/pre>\n\n\n\n<h3 class=\"wp-block-heading\">Separazione dell'Interfaccia dei Microvia Impilati<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Il modo di guasto primario del microvia si verifica alla giunzione dove la base di un microvia impilato incontra il pad di destinazione del microvia sottostante. Durante il reflow senza piombo (260\u2103), i tassi di espansione non corrispondenti tra la resina del laminato e il pilastro di rame esercitano stress di taglio e trazione sull'interfaccia. Una debole adesione chimica, micro-porosit\u00e0 o detriti residui causano la separazione del microvia dal pad, provocando interruzioni intermittenti notoriamente difficili da isolare durante i test su banco.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigazione:<\/em> Utilizzare <strong>microvia sfalsati<\/strong> invece di microvia impilati ogni volta che la densit\u00e0 di layout lo consente<sup><\/sup>. Lo sfalsamento compensa gli assi di stress, consentendo al dielettrico circostante di assorbire la deformazione senza concentrare i carichi di taglio direttamente su un'interfaccia sottostante<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Filamento Anodico Conduttivo (CAF)<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Nei dielettrici HDI sottili (&lt;100 \u03bcm), gli elevati gradienti di tensione tra le reti adiacenti di alimentazione e massa creano forti campi elettrostatici. L&#039;umidit\u00e0 combinata con residui chimici traccia crea un percorso elettrochimico lungo le fibre di vetro, causando la formazione di ponti di filamenti di rame subsuperficiali attraverso gli spazi e innescando cortocircuiti completi.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigazione:<\/em> Specificare formulazioni di resina resistenti al CAF e richiedere distanze minime di bordo da foro a foro di almeno 0,25 mm per gli strati interni.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Cratere del Pad<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I giunti di saldatura BGA grandi e rigidi esercitano carichi di flessione termo-meccanici direttamente sui pad superficiali HDI. Poich\u00e9 il dielettrico di build-up esterno \u00e8 sottile e spesso non rinforzato da tessuto di vetro pesante, la deformazione meccanica pu\u00f2 causare il taglio della resina sotto il pad, strappando il pad di rame completamente dal laminato.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\"><em>Mitigazione:<\/em> Utilizzare pad NSMD (Non-Solder Mask Defined) con routing a filetto bilanciato ed evitare sfere di saldatura sovradimensionate su strati di build-up sottili non supportati.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Come Specificare una Scheda HDI per il Preventivo: Checklist di Consegna DFM<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Inviare un pacchetto HDI senza un precedente allineamento con il produttore \u00e8 una delle principali cause di sospensioni del prototipo e costose riprogettazioni<sup><\/sup>. Coinvolgi il team CAM del tuo produttore prima di completare il layout<sup><\/sup>.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">I Risultati del Pacchetto DFM<\/h3>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><strong>Disegno Esplicito dello Stackup:<\/strong> Non fornire solo valori nominali. Documenta lo spessore del nucleo, gli stili di prepreg (es. 1080), i pesi base del foglio di rame e le altezze dielettriche polimerizzate target.<\/li>\n\n\n\n<li><strong>Matrice Completa dei Fori:<\/strong> Separa esplicitamente ogni strato di foratura. Fornisci file distinti per through-hole meccanici, nuclei interrati meccanici e singole campate di microvia laser (es. L1\u2013L2, L2\u2013L3, L(n)\u2013L(n-1)).<\/li>\n\n\n\n<li><strong>Tabella di Placcatura e Riempimento dei Via:<\/strong> Indica esplicitamente quali campate di via ricevono il riempimento IPC-4761 Tipo VII (VIPPO \/ riempimento in rame solido) rispetto ai riempimenti standard con pasta.<\/li>\n\n\n\n<li><strong>Vincoli di Impedenza con Target Dielettrici:<\/strong> Definisci le larghezze target delle linee insieme ai loro piani di riferimento designati, notando che le tracce fini esterne sono soggette a tolleranze di attacco del seed.<\/li>\n\n\n\n<li><strong>Specifica di Classe IPC:<\/strong> Indica se la qualificazione del prodotto richiede IPC-6012\/6016 Classe 2 (commerciale generale) o Classe 3 (aerospaziale\/medicale ad alta affidabilit\u00e0).<\/li>\n<\/ol>\n\n\n\n<h3 class=\"wp-block-heading\">Allineamento con il Produttore: 5 Domande da Porre Prima del Routing<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Chiedi al tuo produttore queste cinque domande prima di instradare la tua scheda:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><em>Qual \u00e8 il vostro limite standard di aspect ratio per i microvia di produzione e supportate la foratura laser attraverso prepreg multistrato?<\/em><\/li>\n\n\n\n<li><em>Richiedete che i microvia impilati siano sfalsati nelle transizioni di strato, oppure il riempimento in rame solido \u00e8 certificato per stack verticali completi?<\/em><\/li>\n\n\n\n<li><em>Qual \u00e8 la vostra compensazione standard di attacco per linee fini inferiori a 75 \u00b5m sugli strati di build-up esterni?<\/em><\/li>\n\n\n\n<li><em>Avete in stock laminati qualificati ad alta Tg e resistenti al CAF per questo stackup proposto, oppure il materiale richiede approvvigionamento personalizzato?<\/em><\/li>\n\n\n\n<li><em>Quali sono le vostre tolleranze reali di registrazione strato-a-strato per passaggi di build-up sequenziali?<\/em><\/li>\n<\/ol>\n\n\n\n<p class=\"wp-block-paragraph\">Allineare le tue scelte di progettazione con questi vincoli di fabbricazione trasforma l'HDI da un ostacolo rischioso e ad alto costo in uno strumento affidabile per il design elettronico ad alta densit\u00e0<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Un PCB HDI \u00e8 un compromesso ingegneristico: accetti passaggi di laminazione sequenziale, vincoli geometrici dei microvia e costi di lavorazione pi\u00f9 elevati per instradare componenti a passo stretto che i processi standard a through-hole non possono gestire<sup><\/sup>.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Mantieni il tuo stackup a 1+N+1 finch\u00e9 la densit\u00e0 di fuga dei pin non impone un passaggio a 2+N+2. Sfalsa i microvia dove praticabile per evitare stress interfacciali, mantieni gli aspect ratio al di sotto di <em>0.75:1<\/em>, e blocca il tuo stackup di fabbricazione prima di instradare una singola traccia.<\/p>","protected":false},"excerpt":{"rendered":"<p>When a 0.4 mm ball-pitch BGA lands on your board layout, standard PCB routing hits a physical wall. Dogbone fanouts with conventional 0.2 mm (8 mil) mechanically drilled vias cannot physically route between the balls without violating clearance rules or severing reference planes. At that exact geometry, conventional through-hole PCB manufacturing stops being viable. You [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":9493,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"HDI PCB: Stackups, Microvia Design Rules, and Cost Guide","_seopress_titles_desc":"Learn how HDI PCBs work, from IPC-2226 rules and 1+N+1 to ELIC stackups, to laser microvia aspect ratios, sequential lamination cost drivers, and DFM quoting.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23511","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23511","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/comments?post=23511"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23511\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/media\/9493"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/media?parent=23511"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/categories?post=23511"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/tags?post=23511"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}