Coppia LVDS<\/td> Spesso 100 \u03a9 differenziale<\/td> Utilizzare i requisiti del dispositivo e dell'interfaccia; esistono varianti.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nQuesti esempi mostrano perch\u00e9 una nota di fabbricazione deve identificare ogni classe di impedenza. Una singola scheda pu\u00f2 richiedere pi\u00f9 obiettivi su diversi strati.<\/p>\n\n\n\n
Come funzionano le piste a impedenza controllata<\/h2>\n\n\n\n Una pista PCB diventa una linea di trasmissione attraverso la sua relazione con uno o pi\u00f9 conduttori di riferimento. Il campo elettromagnetico esiste in parte nel dielettrico e in parte attorno al rame. La geometria di questo campo determina l'induttanza, la capacit\u00e0, la velocit\u00e0 di propagazione e l'impedenza della linea.<\/p>\n\n\n\n
Microstriscia<\/h3>\n\n\n\n Una microstriscia \u00e8 una pista superficiale instradata sopra un piano di riferimento, solitamente di massa. Il suo campo attraversa il dielettrico PCB, il solder mask e l'aria circostante.<\/p>\n\n\n\n
L'instradamento in microstriscia \u00e8 accessibile e spesso presenta una perdita dielettrica inferiore rispetto a un percorso interno equivalente perch\u00e9 parte del campo \u00e8 in aria. Tuttavia, \u00e8 pi\u00f9 esposto all'accoppiamento esterno, alle variazioni del solder mask e agli effetti ambientali.<\/p>\n\n\n\n
Microstriscia Incorporata<\/h3>\n\n\n\n Una microstriscia incorporata \u00e8 vicina a un piano di riferimento ma coperta da dielettrico. Fornisce una maggiore schermatura rispetto a una microstriscia superficiale mantenendo una struttura a piano dominante singolo. La sua costruzione esatta deve essere modellata piuttosto che trattata come una microstriscia superficiale.<\/p>\n\n\n\n
Stripline<\/h3>\n\n\n\n Una stripline \u00e8 una pista interna tra due piani di riferimento. Una stripline simmetrica \u00e8 centrata tra i piani; una stripline asimmetrica \u00e8 pi\u00f9 vicina a un piano rispetto all'altro.<\/p>\n\n\n\n
La stripline fornisce un forte contenimento del campo e una buona isolazione, ma di solito ha una maggiore perdita dielettrica rispetto alla microstriscia superficiale. Le due distanze dai piani di riferimento devono essere incluse nel modello di impedenza.<\/p>\n\n\n\n
Guida d'onda coplanare con massa<\/h3>\n\n\n\n La guida d'onda coplanare con massa utilizza rame collegato a massa accanto alla pista del segnale, di solito con un piano di riferimento sottostante. Pu\u00f2 fornire un contenimento aggiuntivo del campo e un comodo accesso alla massa per circuiti RF. La sua impedenza dipende dalla larghezza del segnale, dai gap laterali, dalla disposizione dei via di massa e dal piano di riferimento inferiore.<\/p>\n\n\n\n
Impedenza single-ended e differenziale<\/h3>\n\n\n\n L'impedenza single-ended \u00e8 definita tra un conduttore di segnale e la sua struttura di riferimento. L'impedenza differenziale descrive la relazione tra due conduttori pilotati con segnali uguali e opposti.<\/p>\n\n\n\n
L'impedenza differenziale non \u00e8 automaticamente il doppio dell'impedenza single-ended. L'accoppiamento tra le due piste modifica l'impedenza in modo dispari. La spaziatura della coppia deve quindi essere inclusa nel calcolo. Avvicinare le piste generalmente aumenta l'accoppiamento e riduce l'impedenza differenziale quando la geometria rimane invariata.<\/p>\n\n\n\n
Cosa determina l'impedenza delle piste PCB?<\/h2>\n\n\n\n L'impedenza controllata dipende da diverse variabili interagenti. La modifica di un parametro pu\u00f2 richiedere modifiche altrove per recuperare l'obiettivo.<\/p>\n\n\n\nVariabile<\/th> Effetto tipico quando la variabile aumenta<\/th> Perch\u00e9 \u00e8 importante in produzione<\/th><\/tr> Larghezza della pista<\/td> L'impedenza diminuisce<\/td> L'incisione modifica le larghezze finali superiore e inferiore.<\/td><\/tr> Spessore del rame finito<\/td> L'impedenza generalmente diminuisce<\/td> Gli strati esterni possono guadagnare rame durante la placcatura.<\/td><\/tr> Distanza dal piano di riferimento<\/td> L'impedenza aumenta<\/td> Lo spessore dielettrico pressato varia con il laminato e il flusso di resina.<\/td><\/tr> Costante dielettrica, Dk<\/td> L'impedenza diminuisce<\/td> Il Dk dipende dal materiale, dal contenuto di resina, dalla frequenza e dal metodo di test.<\/td><\/tr> Spaziatura della coppia differenziale<\/td> L'impedenza differenziale generalmente aumenta all'aumentare della spaziatura<\/td> La variazione di incisione modifica sia la larghezza che il gap.<\/td><\/tr> Solder mask sopra una pista superficiale<\/td> L'impedenza di solito diminuisce leggermente<\/td> Lo spessore del mask e il Dk influenzano il campo locale.<\/td><\/tr> Rame vicino<\/td> Pu\u00f2 aumentare o diminuire l'impedenza a seconda della geometria<\/td> I piani di massa, i bordi dei piani e il rame di sacrificio possono modificare la distribuzione del campo.<\/td><\/tr> Rugosit\u00e0 del rame<\/td> Influisce sulla perdita e pu\u00f2 spostare il comportamento elettrico effettivo<\/td> L'effetto diventa pi\u00f9 importante all'aumentare della frequenza.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nLarghezza della pista e forma incisa<\/h3>\n\n\n\n La pista finita non \u00e8 un rettangolo perfetto. L'incisione chimica produce normalmente una sezione trasversale trapezoidale, e la placcatura degli strati esterni modifica lo spessore del rame. Un modello basato su field-solver dovrebbe utilizzare la geometria finita realistica o il modello di processo consolidato del produttore.<\/p>\n\n\n\n
Questo \u00e8 uno dei motivi per cui una regola come \u201cpista da 6 mil equivale a 50 ohm\u201d non \u00e8 affidabile. La stessa pista da 6 mil pu\u00f2 avere un'impedenza molto diversa su un altro strato, un altro stackup o un altro processo di fabbrica.<\/p>\n\n\n\n
Spessore del dielettrico<\/h3>\n\n\n\n La distanza dalla pista al suo piano di riferimento \u00e8 spesso uno dei controlli pi\u00f9 forti sull'impedenza. Una distanza maggiore riduce la capacit\u00e0 e di solito aumenta l'impedenza. Una distanza minore di solito abbassa l'impedenza e consente una pista pi\u00f9 stretta per lo stesso obiettivo.<\/p>\n\n\n\n
Il valore rilevante \u00e8 lo spessore dielettrico finito o pressato, non semplicemente lo spessore nominale del foglio prepreg prima della laminazione.<\/p>\n\n\n\n
Costante dielettrica e selezione del materiale<\/h3>\n\n\n\n L'FR-4 \u00e8 una classe di materiali, non una singola specifica elettrica. Laminati diversi\u2014e diverse costruzioni resina\/vetro all'interno di una famiglia di laminati\u2014possono avere valori diversi di Dk e fattore di dissipazione. La Dk pu\u00f2 anche variare con la frequenza, l'asse e il metodo di test.<\/p>\n\n\n\n
Per stime preliminari, utilizzare un valore documentato appropriato al materiale e alla frequenza. Per il rilascio in produzione, utilizzare la Dk di progetto e i dati di costruzione concordati con il fornitore di laminati e il produttore di PCB. A velocit\u00e0 dati pi\u00f9 elevate o lunghezze di canale maggiori, la perdita di inserzione e la stabilit\u00e0 della Dk possono giustificare un laminato a basse perdite anche se l'FR-4 ordinario pu\u00f2 raggiungere l'impedenza target.<\/p>\n\n\n\n
Geometria del piano di riferimento<\/h3>\n\n\n\n Il piano di riferimento deve essere continuo sotto la pista controllata. Una fenditura, un vuoto, un bordo del piano o un antipad progettato male modificano il percorso di ritorno e l'impedenza locale. Possono anche aumentare l'area del loop, le emissioni e l'accoppiamento.<\/p>\n\n\n\n
Solder mask e finitura superficiale<\/h3>\n\n\n\n Il solder mask aggiunge dielettrico attorno alle piste superficiali e di solito abbassa leggermente l'impedenza della microstriscia. Che una pista sia modellata come rivestita o non rivestita deve corrispondere alla produzione. Anche la finitura superficiale modifica la geometria del conduttore, sebbene il suo effetto sull'impedenza sia di solito minore rispetto ai principali cambiamenti di stackup e larghezza.<\/p>\n\n\n\n
Come progettare un PCB a impedenza controllata<\/h2>\n\n\n\n Il flusso di lavoro pi\u00f9 sicuro inizia prima del routing. Stackup, disponibilit\u00e0 dei materiali, geometria realizzabile e obiettivi di impedenza dovrebbero essere risolti insieme.<\/p>\n\n\n\n
Passo 1: Identificare ogni classe di net a impedenza controllata<\/h3>\n\n\n\n Rivedere i datasheet dei componenti, gli standard di interfaccia e i design di riferimento. Per ogni classe critica, registrare:<\/p>\n\n\n\n
\nImpedenza target single-ended o differenziale<\/li>\n\n\n\n Tolleranza richiesta<\/li>\n\n\n\n Lunghezza massima di routing o budget di perdita di inserzione, se specificato<\/li>\n\n\n\n Limiti di skew intra-pair e inter-pair<\/li>\n\n\n\n Requisiti del piano di riferimento<\/li>\n\n\n\n Strategia di terminazione<\/li>\n\n\n\n Vincoli di connettori, cavi e package<\/li>\n<\/ul>\n\n\n\nNon mescolare impedenza, matching di lunghezza e spaziatura in un'unica vaga regola \u201cad alta velocit\u00e0\u201d. Risolvono problemi diversi e dovrebbero essere documentati separatamente.<\/p>\n\n\n\n
Passo 2: Selezionare il numero di strati e i piani di riferimento<\/h3>\n\n\n\n Assegnare a ogni strato di routing controllato un piano di riferimento adiacente e continuo. Un semplice concetto a quattro strati potrebbe posizionare i segnali superficiali sopra un piano di massa solido, ma lo stackup corretto dipende dalla densit\u00e0 di routing, dall'integrit\u00e0 dell'alimentazione, dall'EMC, dallo spessore del board, dalle perdite e dalla producibilit\u00e0.<\/p>\n\n\n\n
Per board multistrato, gli strati stripline interni possono migliorare l'isolamento. La microstriscia superficiale pu\u00f2 essere preferibile quando basse perdite dielettriche, facile probing o meno transizioni di strato contano di pi\u00f9. Non esiste un numero di strati universalmente migliore.<\/p>\n\n\n\n
Passo 3: Confermare lo stackup con il produttore di PCB<\/h3>\n\n\n\n Chiedere al produttore:<\/p>\n\n\n\n
\nCostruzioni disponibili di core e prepreg<\/li>\n\n\n\n Spessori dielettrici finiti<\/li>\n\n\n\n Assunzioni su materiale e design-Dk<\/li>\n\n\n\n Spessori di rame di base e finiti<\/li>\n\n\n\n Larghezza minima di pista e gap di coppia producibili<\/li>\n\n\n\n Tolleranze di impedenza standard<\/li>\n\n\n\n Assunzioni sul solder mask<\/li>\n\n\n\n Opzioni per coupon e report TDR<\/li>\n<\/ul>\n\n\n\nQuesto passo previene un guasto comune: instradare un intero board attorno a uno stackup teorico che la fabbrica non pu\u00f2 costruire in modo coerente.<\/p>\n\n\n\n
Passo 4: Calcolare la geometria iniziale<\/h3>\n\n\n\n Utilizzare un field-solver elettromagnetico 2D per calcolare la larghezza della pista e, per le coppie differenziali, la spaziatura della coppia. Il modello dovrebbe includere il tipo reale di linea di trasmissione, lo stack dielettrico, lo spessore del rame, la forma incisa, il solder mask e il rame vicino quando rilevante.<\/p>\n\n\n\n
Le semplici equazioni di impedenza e i calcolatori online sono utili per verifiche di fattibilit\u00e0. Possono indicare se uno stackup proposto richieder\u00e0 una pista impraticabilmente larga o stretta. Non dovrebbero essere l'autorit\u00e0 finale per design di produzione densi o ad alta velocit\u00e0.<\/p>\n\n\n\n
Passo 5: Creare regole di progettazione PCB separate<\/h3>\n\n\n\n Inserire la geometria approvata nel constraint manager ECAD. Utilizzare regole separate dove strati o strutture differiscono. Una microstriscia da 50 ohm e una stripline da 50 ohm non useranno normalmente la stessa larghezza.<\/p>\n\n\n\n
Per le classi differenziali, controllare almeno:<\/p>\n\n\n\n
\nLarghezza della pista<\/li>\n\n\n\n Gap della coppia<\/li>\n\n\n\n Clearance coppia-a-coppia e coppia-a-altri segnali<\/li>\n\n\n\n Strati consentiti<\/li>\n\n\n\n Piano di riferimento<\/li>\n\n\n\n Skew intra-coppia<\/li>\n\n\n\n Numero massimo di via, quando necessario<\/li>\n<\/ul>\n\n\n\nPassaggio 6: instradare con un percorso di ritorno continuo<\/h3>\n\n\n\n Mantenere le tracce controllate sopra lo stesso piano di riferimento continuo, ove possibile. Non attraversare spaccature del piano o grandi vuoti. In corrispondenza di una transizione di via del segnale, prevedere via di ritorno a massa vicine quando cambia la relazione di riferimento, affinch\u00e9 la corrente di ritorno ad alta frequenza possa spostarsi tra i piani di riferimento.<\/p>\n\n\n\n
La guida ad alta velocit\u00e0 TI 2026 raccomanda un riferimento di massa solido e spiega che attraversare una spaccatura del piano costringe la corrente di ritorno su un percorso pi\u00f9 lungo, il che pu\u00f2 aumentare radiazioni, induttanza, interferenze e degrado del segnale.<\/p>\n\n\n\n
Passaggio 7: rivedere ogni discontinuit\u00e0<\/h3>\n\n\n\n La traccia diritta \u00e8 solo una parte del canale. Rivedere:<\/p>\n\n\n\n
\nRestringimenti di uscita BGA<\/li>\n\n\n\n Via, stub di via non utilizzati e antipad<\/li>\n\n\n\n Pad dei condensatori di accoppiamento in CA<\/li>\n\n\n\n Connettori e aree di lancio<\/li>\n\n\n\n Pad di test e diramazioni<\/li>\n\n\n\n Cambi di strato<\/li>\n\n\n\n Ritagli del piano e bordi della scheda<\/li>\n\n\n\n Disaccoppiamento e asimmetria della coppia differenziale<\/li>\n<\/ul>\n\n\n\nPer velocit\u00e0 dati molto elevate, utilizzare la modellazione elettromagnetica 3D o un progetto di riferimento validato per via critiche e lanci di connettori. La foratura posteriore (back-drilling) pu\u00f2 essere necessaria quando gli stub di via placcati non utilizzati creerebbero risonanza eccessiva o perdita di inserzione.<\/p>\n\n\n\n
Passaggio 8: rilasciare una specifica di fabbricazione esplicita<\/h3>\n\n\n\n Non aspettarsi che il produttore deduca le reti controllate dall'aspetto delle tracce. Includere una tabella di impedenza chiara e una nota di fabbricazione.<\/p>\n\n\n\nCampo obbligatorio<\/th> Esempio<\/th><\/tr> Classe di impedenza<\/td> Z1<\/td><\/tr> Tipo di segnale<\/td> Single-ended<\/td><\/tr> Target e tolleranza<\/td> 50 \u03a9 \u00b110%<\/td><\/tr> Strato di instradamento<\/td> L1<\/td><\/tr> Strato di riferimento<\/td> L2 GND<\/td><\/tr> Struttura<\/td> Microstriscia rivestita<\/td><\/tr> Geometria nominale<\/td> Secondo stackup approvato e tabella di impedenza<\/td><\/tr> Requisito di test<\/td> Coupon TDR; rapporto richiesto<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nPer una classe differenziale, aggiungere la larghezza finita della traccia e il gap della coppia o fare riferimento allo stackup del produttore approvato. Indicare se il fornitore pu\u00f2 regolare larghezze e gap delle tracce a impedenza controllata per compensazione di processo. Se sono consentite regolazioni, richiedere una notifica quando una modifica potrebbe influire su distanze, breakout, accoppiamento o temporizzazione.<\/p>\n\n\n\n
Linee guida per il layout PCB a impedenza controllata<\/h2>\n\n\n\n Un buon instradamento protegge il modello di impedenza dopo che lo stackup \u00e8 stato risolto.<\/p>\n\n\n\n
Mantenere una geometria costante<\/h3>\n\n\n\n Mantenere coerenti larghezza della traccia, ambiente di rame e spaziatura differenziale. Brevi restringimenti possono essere inevitabili in un'uscita BGA o in un lancio di connettore, ma mantenerli il pi\u00f9 corti possibile e valutarli ad alte velocit\u00e0 dati.<\/p>\n\n\n\n
Evitare di aggiungere piani di rame vicino a una linea a impedenza controllata, a meno che il modello del solver non li includa. Il rame coplanare con messa a massa deve avere un gap controllato e una cucitura di via adeguata; un piano flottante non \u00e8 un riferimento affidabile.<\/p>\n\n\n\n
Mantenere i piani di riferimento continui<\/h3>\n\n\n\n Non instradare mai un segnale critico attraverso una spaccatura nel suo piano di riferimento. Se un percorso cambia strato, considerare come anche la sua corrente di ritorno cambia strato. Posizionare via di cucitura a massa vicino alle via del segnale dove appropriato.<\/p>\n\n\n\n
Ridurre al minimo via e stub<\/h3>\n\n\n\n Ogni via aggiunge una discontinuit\u00e0 di impedenza tridimensionale. Mantenere basso il numero di via, utilizzare strutture di via simmetriche per coppie differenziali ed evitare stub di test non necessari. Per canali ad alta frequenza, ottimizzare gli antipad e considerare via cieche, via interrate, microvia o foratura posteriore quando giustificato da simulazione e costi.<\/p>\n\n\n\n
Preservare la simmetria della coppia differenziale<\/h3>\n\n\n\n Instradare entrambi i conduttori attraverso pad, via, curve e ambienti di riferimento simili. Mantenere la coppia accoppiata secondo il gap risolto, tranne dove il fan-out dei componenti impone una breve deviazione. Rispettare il limite di skew effettivo del protocollo piuttosto che applicare un obiettivo arbitrario di skew zero.<\/p>\n\n\n\n
Controllare le curve senza trattarle come unico rischio<\/h3>\n\n\n\n Usare curve dolci, archi o due segmenti a 45 gradi dove pratico. Un angolo modifica larghezza e accoppiamento locali, ma pad, via, transizioni di piano e stub spesso creano discontinuit\u00e0 maggiori. Dare priorit\u00e0 all'intero canale invece di concentrarsi solo sullo stile degli angoli.<\/p>\n\n\n\n
Separare aggressori e vittime<\/h3>\n\n\n\n Aumentare la spaziatura tra piste ad alta velocit\u00e0 non correlate, clock, nodi di commutazione e segnali analogici sensibili. Regole di spaziatura come 3W o 5W possono essere utili punti di partenza, ma non sono garanzie universali. L'accoppiamento dipende dallo stackup, dalla lunghezza di corsa parallela, dall'edge rate e dalla geometria del campo.<\/p>\n\n\n\n
Calcolo dell'impedenza PCB: cosa ricalcola il produttore<\/h2>\n\n\n\n Il calcolo del progettista definisce un layout praticabile. Il calcolo ingegneristico del produttore PCB traduce quel layout in un processo produttivo ripetibile.<\/p>\n\n\n\n
Valori di progetto vs. valori di produzione<\/h3>\n\n\n\n Prima della fabbricazione, gli ingegneri CAM possono ricalcolare l'impedenza utilizzando il loro database dei materiali, le previsioni di spessore pressato, la compensazione di incisione, il processo di placcatura e il modello field-solver. La larghezza risultante nell'artwork pu\u00f2 differire leggermente dalla larghezza nominale di progetto pur puntando alla stessa impedenza finita.<\/p>\n\n\n\n
Questa regolazione \u00e8 normale quando autorizzata. Il punto critico \u00e8 concordare cosa pu\u00f2 cambiare e quali dimensioni devono rimanere fisse per il clearance di routing, l'accoppiamento differenziale o l'escape dei componenti.<\/p>\n\n\n\n
Perch\u00e9 il coinvolgimento del fabbricante \u00e8 importante<\/h3>\n\n\n\n Due produttori possono proporre larghezze di traccia diverse per la stessa impedenza perch\u00e9 utilizzano costruzioni di laminato e compensazioni di processo diverse. Trasferire un progetto senza riconfermare lo stackup pu\u00f2 quindi spostare l'impedenza finita anche quando la larghezza Gerber rimane invariata.<\/p>\n\n\n\n
Per la produzione ripetitiva, controllare la famiglia di materiale approvata, la revisione dello stackup, la tabella delle impedenze e il requisito di test. Se viene proposto un materiale sostitutivo, rivedere sia le prestazioni elettriche che la producibilit\u00e0 prima dell'approvazione.<\/p>\n\n\n\n
Tolleranza dell'impedenza controllata<\/h2>\n\n\n\n La tolleranza di impedenza \u00e8 la variazione consentita attorno al target. Una traccia da 50 ohm a \u00b110% ha una banda di accettazione da 45 a 55 ohm. Una coppia differenziale da 100 ohm a \u00b110% ha una banda di accettazione da 90 a 110 ohm.<\/p>\n\n\n\n
Molte costruzioni PCB commerciali utilizzano \u00b110% come specifica pratica. Tolleranze pi\u00f9 strette come \u00b15% possono essere possibili, ma possono restringere le opzioni di materiale e processo, aumentare i requisiti di ingegneria o test e aumentare il costo. La tolleranza corretta deriva dal budget dell'interfaccia e dalla capacit\u00e0 del produttore\u2014non dalla scelta del numero pi\u00f9 piccolo disponibile.<\/p>\n\n\n\n
Fonti di variazione dell'impedenza<\/h3>\n\n\n\n La variazione di produzione pu\u00f2 derivare da:<\/p>\n\n\n\n
\nLarghezza finale della traccia e forma della parete laterale incisa<\/li>\n\n\n\n Spessore della placcatura in rame<\/li>\n\n\n\n Spessore del dielettrico pressato<\/li>\n\n\n\n Contenuto di resina e stile del vetro<\/li>\n\n\n\n Variazione del Dk del materiale<\/li>\n\n\n\n Spessore del solder-mask<\/li>\n\n\n\n Registrazione degli strati e gap differenziale<\/li>\n\n\n\n Densit\u00e0 locale del rame e comportamento della laminazione<\/li>\n<\/ul>\n\n\n\nIl produttore dovrebbe valutare queste variabili insieme. Il controllo stretto della sola larghezza della traccia non pu\u00f2 compensare una costruzione dielettrica instabile.<\/p>\n\n\n\n
Come viene testata l'impedenza controllata?<\/h2>\n\n\n\n Il metodo di verifica di produzione pi\u00f9 comune \u00e8 la riflettometria nel dominio del tempo. Il TDR lancia un gradino elettrico veloce in una linea di trasmissione e misura le riflessioni. La forma d'onda rivela l'impedenza caratteristica della linea e le variazioni lungo la sua lunghezza.<\/p>\n\n\n\n
Coupon di test TDR<\/h3>\n\n\n\n I produttori di solito testano coupon di impedenza dedicati posizionati sul pannello di produzione. Un coupon rappresentativo utilizza lo stesso strato controllato, piano di riferimento, costruzione dielettrica, processo del rame, geometria della linea e condizione del solder-mask della scheda.<\/p>\n\n\n\n
IPC-TM-650 Metodo 2.5.5.7 copre la misurazione dell'impedenza caratteristica delle linee di trasmissione su scheda stampata tramite TDR. IPC-2141A fornisce una guida di progettazione pi\u00f9 ampia per circuiti stampati ad alta velocit\u00e0 a impedenza controllata.<\/p>\n\n\n\n
Cosa dovrebbe mostrare un rapporto di test dell'impedenza<\/h3>\n\n\n\n Un rapporto utile identifica:<\/p>\n\n\n\n
\nInformazioni sull'ordine o sul lotto<\/li>\n\n\n\n Coupon e classe di impedenza<\/li>\n\n\n\n Impedenza target e tolleranza<\/li>\n\n\n\n Impedenza misurata<\/li>\n\n\n\n Risultato pass\/fail<\/li>\n\n\n\n Apparecchiatura o metodo di test<\/li>\n\n\n\n Data e operatore o record di sistema<\/li>\n<\/ul>\n\n\n\nSe la tracciabilit\u00e0 \u00e8 importante, dichiarare il rapporto richiesto e il piano di campionamento nella documentazione di acquisto piuttosto che richiederlo dopo che le schede sono complete.<\/p>\n\n\n\n
Cosa non prova il test dei coupon<\/h3>\n\n\n\n Un coupon che passa conferma che la linea di trasmissione rappresentativa ha soddisfatto il requisito di accettazione. Non prova che ogni launch del connettore, pad del componente, transizione via, neck-down o canale assemblato soddisfi il suo budget completo di integrit\u00e0 del segnale.<\/p>\n\n\n\n
Utilizzare il test dei coupon per il controllo della fabbricazione. Utilizzare la simulazione, la caratterizzazione VNA o TDR del percorso reale, il test dell'eye-diagram e il test di conformit\u00e0 funzionale quando il canale completo deve essere validato.<\/p>\n\n\n\n
Dielettrico controllato vs. impedenza controllata<\/h2>\n\n\n\n Questi termini sono correlati ma non identici.<\/p>\n\n\n\n
\nDielettrico controllato<\/strong> significa che il produttore mantiene parametri specificati di materiale e spessore dielettrico. Il progettista pu\u00f2 fornire una geometria fissa della traccia e accettare la responsabilit\u00e0 per l'impedenza prevista.<\/li>\n\n\n\nImpedenza controllata<\/strong> significa che la struttura finale della linea di trasmissione deve soddisfare un'impedenza target e una tolleranza, normalmente supportate da revisione ingegneristica e misurazione.<\/li>\n<\/ul>\n\n\n\nIl dielettrico controllato pu\u00f2 essere appropriato per progetti consolidati con geometria validata e sistema di materiali bloccato. L'impedenza controllata fornisce criteri di accettazione pi\u00f9 diretti quando il risultato elettrico \u00e8 la priorit\u00e0. Confermare come il vostro produttore definisce e documenta ciascun servizio.<\/p>\n\n\n\n
Errori comuni nei PCB a impedenza controllata<\/h2>\n\n\n\nErrore<\/th> Perch\u00e9 causa problemi<\/th> Approccio migliore<\/th><\/tr> Layout iniziale prima dell'approvazione dello stackup<\/td> Lo spessore dielettrico finale pu\u00f2 imporre larghezze di traccia o spazi inutilizzabili.<\/td> Confermare prima uno stackup producibile.<\/td><\/tr> Specificare solo \u201ctracce da 50 ohm\u201d<\/td> Il produttore non pu\u00f2 identificare layer, riferimenti, tolleranza o stato della maschera.<\/td> Fornire una tabella di impedenza completa.<\/td><\/tr> Trattare una larghezza come 50 ohm su ogni layer<\/td> Ogni layer ha una diversa distanza dal piano e geometria di campo.<\/td> Risolvere ogni layer e struttura separatamente.<\/td><\/tr> Usare un Dk generico per FR-4<\/td> La costruzione effettiva del laminato pu\u00f2 differire materialmente.<\/td> Usare un Dk di progetto concordato e una costruzione del materiale definita.<\/td><\/tr> Routing sopra interruzioni del piano<\/td> Le deviazioni del percorso di ritorno creano discontinuit\u00e0 e rischio EMI.<\/td> Instradare sopra un piano di riferimento continuo.<\/td><\/tr> Ignorare la solder mask<\/td> I calcoli delle tracce superficiali non corrispondono pi\u00f9 alla produzione.<\/td> Modellare correttamente la condizione con o senza rivestimento.<\/td><\/tr> Consentire modifiche di larghezza CAM non revisionate<\/td> Le modifiche possono violare i gap delle coppie, il clearance o i limiti di breakout.<\/td> Definire l'autorit\u00e0 di modifica e i limiti di approvazione.<\/td><\/tr> Presumere che un coupon superato convalidi l'intero canale<\/td> I coupon non includono tutte le discontinuit\u00e0 della scheda.<\/td> Combinare i test di fabbricazione con la validazione del canale.<\/td><\/tr> Richiedere una tolleranza inutilmente stretta<\/td> I vincoli di costo e di processo aumentano senza beneficio di sistema.<\/td> Usare il budget dell'interfaccia e la capacit\u00e0 comprovata.<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\nCome l'impedenza controllata influisce sul costo del PCB<\/h2>\n\n\n\n Il controllo dell'impedenza pu\u00f2 aumentare il costo, ma il test in s\u00e9 \u00e8 solo uno dei fattori. I principali fattori di costo sono spesso le decisioni sullo stackup e sul processo necessarie per raggiungere l'obiettivo in modo affidabile.<\/p>\n\n\n\n
Le potenziali aggiunte di costo includono:<\/p>\n\n\n\n
\nPi\u00f9 layer per fornire piani di riferimento continui<\/li>\n\n\n\n Costruzioni specifiche di core e prepreg<\/li>\n\n\n\n Laminato a basse perdite o alta frequenza<\/li>\n\n\n\n Capacit\u00e0 pi\u00f9 stretta di larghezza traccia e spaziatura<\/li>\n\n\n\n Tolleranza di impedenza pi\u00f9 stretta<\/li>\n\n\n\n Generazione e reportistica di coupon TDR<\/li>\n\n\n\n Back-drilling, via HDI o transizioni ad alta velocit\u00e0 ottimizzate<\/li>\n\n\n\n Revisione ingegneristica aggiuntiva e tracciabilit\u00e0 del lotto<\/li>\n<\/ul>\n\n\n\nIl costo pu\u00f2 spesso essere ridotto senza indebolire l'integrit\u00e0 del segnale utilizzando uno stackup standard del produttore, scegliendo una tolleranza realistica, evitando geometrie inutilmente strette e coinvolgendo la fabbrica in anticipo.<\/p>\n\n\n\n
Checklist per la specifica di PCB a impedenza controllata<\/h2>\n\n\n\n Prima di richiedere un preventivo o rilasciare i dati di fabbricazione, confermare che il pacchetto includa:<\/p>\n\n\n\n
\nDati di fabbricazione Gerber, ODB++ o IPC-2581<\/li>\n\n\n\n Dati NC di foratura e fresatura<\/li>\n\n\n\n Disegno di fabbricazione e disegno dello stackup<\/li>\n\n\n\n Famiglia di materiali o alternative approvate<\/li>\n\n\n\n Spessori finali della scheda e del rame<\/li>\n\n\n\n Obiettivo di impedenza e tolleranza per ogni classe<\/li>\n\n\n\n Designazione single-ended o differenziale<\/li>\n\n\n\n Layer di routing e di riferimento<\/li>\n\n\n\n Larghezza nominale della traccia e gap differenziale, se fisso<\/li>\n\n\n\n Condizione della maschera di saldatura sulle tracce controllate<\/li>\n\n\n\n Autorizzazione e limiti per la modifica della geometria da parte del produttore<\/li>\n\n\n\n Requisito del coupon TDR<\/li>\n\n\n\n Metodo di prova, report e requisiti di campionamento<\/li>\n\n\n\n Eventuali requisiti di back-drill, via-stub, perdita di inserzione o finitura superficiale<\/li>\n<\/ul>\n\n\n\nUn documento di stackup approvato dovrebbe ricevere un identificatore di revisione. Se lo stackup, il laminato, il peso del rame o la geometria controllata cambiano, ricontrollare l'impedenza e aggiornare il rilascio di fabbricazione.<\/p>\n\n\n\n
Domande frequenti sui PCB a impedenza controllata<\/h2>\n\n\n\nLa larghezza della traccia PCB da 50 Ohm \u00e8 sempre la stessa?<\/h3>\n\n\n\n No. Una larghezza da 50 ohm dipende dallo strato, dallo spessore del dielettrico, dal Dk, dallo spessore del rame, dalla maschera di saldatura, dai piani di riferimento e dal rame circostante. La larghezza corretta deve essere calcolata per lo stackup effettivo.<\/p>\n\n\n\n
Una coppia differenziale necessita di due tracce da 50 Ohm per ottenere 100 Ohm?<\/h3>\n\n\n\n Non necessariamente. Quando le tracce sono accoppiate elettromagneticamente, l'impedenza differenziale \u00e8 influenzata dalla loro spaziatura. La coppia deve essere risolta come una struttura accoppiata. Due linee isolate da 50 ohm possono avvicinarsi a 100 ohm differenziali, ma tale approssimazione non \u00e8 affidabile per ogni geometria.<\/p>\n\n\n\n
Un PCB a due strati pu\u00f2 avere impedenza controllata?<\/h3>\n\n\n\n S\u00ec, se uno strato fornisce un riferimento continuo adeguato e la geometria richiesta \u00e8 fabbricabile. Tuttavia, la grande distanza dielettrica di un tipico board a due strati da 1,6 mm pu\u00f2 richiedere una traccia impraticabilmente larga per alcuni target. Un board pi\u00f9 sottile o uno stackup multistrato pu\u00f2 fornire una geometria migliore e un controllo del percorso di ritorno.<\/p>\n\n\n\n
Posso misurare l'impedenza del PCB con un multimetro?<\/h3>\n\n\n\n No. Un multimetro misura la resistenza a bassa frequenza o in DC, non l'impedenza caratteristica della linea di trasmissione. L'impedenza di produzione viene comunemente misurata con apparecchiature TDR.<\/p>\n\n\n\n
Un calcolatore di impedenza PCB online \u00e8 sufficientemente accurato?<\/h3>\n\n\n\n \u00c8 utile per una stima iniziale se il suo modello corrisponde alla struttura della linea di trasmissione. I valori finali dovrebbero provenire da un field solver adeguato utilizzando lo stackup reale e dovrebbero essere verificati rispetto ai dati sui materiali e sui processi del produttore.<\/p>\n\n\n\n
La maschera di saldatura modifica l'impedenza della traccia PCB?<\/h3>\n\n\n\n S\u00ec. La maschera di saldatura aggiunge dielettrico attorno a una traccia superficiale e generalmente ne abbassa leggermente l'impedenza. Includerla nel modello quando il board finito coprir\u00e0 la traccia controllata.<\/p>\n\n\n\n
Il produttore del PCB dovrebbe essere autorizzato a modificare la larghezza della traccia?<\/h3>\n\n\n\n Spesso s\u00ec, entro limiti concordati. Il produttore potrebbe dover compensare incisione, placcatura e spessore del dielettrico pressato. Rendere l'impedenza target e le distanze critiche autoritative, e definire quando una modifica proposta richiede l'approvazione del progettista.<\/p>\n\n\n\n
Ogni PCB a impedenza controllata necessita di test TDR?<\/h3>\n\n\n\n Non ogni applicazione o piano di acquisto lo richiede, ma la misurazione fornisce evidenza oggettiva che la struttura di produzione rappresentativa ha rispettato la tolleranza specificata. Per progetti critici ad alta velocit\u00e0, RF, regolamentati o a produzione ripetuta, richiedere coupon e un report \u00e8 solitamente prudente.<\/p>\n\n\n\n
Conclusione: trattare l'impedenza come un requisito dalla progettazione alla produzione<\/h2>\n\n\n\n Un'affidabile progettazione di PCB a impedenza controllata \u00e8 un processo coordinato. La specifica elettrica stabilisce il target. Lo stackup crea una struttura di linea di trasmissione fabbricabile. Il layout preserva la geometria e i percorsi di ritorno. L'ingegneria di fabbricazione compensa il comportamento reale del processo. Il test TDR verifica poi che la struttura di produzione rappresentativa rispetti la tolleranza concordata.<\/p>\n\n\n\n
L'azione pi\u00f9 efficace \u00e8 anche la pi\u00f9 precoce: coinvolgere il produttore del PCB prima di routare le net critiche. Condividere le impedenze target, le tolleranze, le assegnazioni degli strati, le esigenze dei materiali e la velocit\u00e0 dati prevista. Uno stackup approvato all'inizio riduce le modifiche tardive al layout, l'incertezza del preventivo e il rischio di integrit\u00e0 del segnale.<\/p>\n\n\n\n
Se stai preparando un PCB a impedenza controllata per un preventivo, invia a LEADHUI PCB i tuoi dati di fabbricazione, lo stackup preliminare, la tabella delle impedenze, i requisiti dei materiali, la quantit\u00e0 e le aspettative di test per una revisione ingegneristica.<\/p>","protected":false},"excerpt":{"rendered":"
A high-speed interface can be routed neatly, pass a design-rule check, and still fail in the lab. The cause is often not the logical connection but the electrical path: the trace, dielectric, reference plane, vias, pads, and connectors do not present a consistent impedance to the signal. Controlled impedance PCB design prevents this problem by […]<\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"","_seopress_titles_desc":"Learn how controlled impedance PCBs work, what affects trace impedance, and how to specify stackups, tolerances, and TDR tests for reliable high-speed boards.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[2],"tags":[],"class_list":["post-23521","post","type-post","status-publish","format-standard","hentry","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23521","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/comments?post=23521"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23521\/revisions"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/media?parent=23521"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/categories?post=23521"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/tags?post=23521"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}