{"id":23536,"date":"2026-09-09T09:32:18","date_gmt":"2026-09-09T09:32:18","guid":{"rendered":"https:\/\/lead-pcb.com\/?p=23536"},"modified":"2026-09-09T09:41:20","modified_gmt":"2026-09-09T09:41:20","slug":"qfn-packages","status":"publish","type":"post","link":"https:\/\/lead-pcb.com\/it\/blog\/qfn-packages","title":{"rendered":"Cosa sono i package QFN? Una guida pratica per la progettazione e l'assemblaggio di PCB"},"content":{"rendered":"<p class=\"wp-block-paragraph\">I package QFN si trovano in tutto, dagli alimentatori e moduli wireless a sensori, microcontrollori ed elettronica automotive. Le loro dimensioni compatte, i percorsi elettrici brevi e il trasferimento di calore efficiente li rendono un'alternativa interessante ai package con terminali pi\u00f9 grandi. Tuttavia, le stesse connessioni sul lato inferiore che risparmiano spazio rendono anche il design del footprint QFN, la saldatura e l'ispezione meno tolleranti.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Quindi, cos'\u00e8 un package QFN e cosa deve sapere un progettista di PCB prima di utilizzarlo? Questa guida spiega la costruzione dei QFN, i tipi comuni, i vantaggi, i limiti, i requisiti di layout PCB, i metodi di assemblaggio e le pratiche di prevenzione dei difetti.<\/p>\n\n\n\n<div class=\"wp-block-group\"><div class=\"wp-block-group__inner-container is-layout-constrained wp-block-group-is-layout-constrained\">\n<p class=\"wp-block-paragraph\"><strong>Punti Chiave<\/strong><\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li><strong>QFN sta per Quad Flat No-Lead.<\/strong> I suoi terminali elettrici si trovano principalmente sul lato inferiore, lungo tutti e quattro i bordi del package.<\/li>\n\n\n\n<li><strong>\u201cNo-Lead\u201d descrive la forma del package, non la sua conformit\u00e0 ai materiali.<\/strong> Un QFN non ha terminali a gull-wing sporgenti; questo non significa automaticamente che il componente sia lead-free o conforme alla RoHS.<\/li>\n\n\n\n<li><strong>Molti QFN includono un pad esposto centrale.<\/strong> Pu\u00f2 trasferire calore, fornire una connessione elettrica o fare entrambe le cose. Non dare mai per scontato che sia collegato a massa: controlla il datasheet del componente.<\/li>\n\n\n\n<li><strong>I principali vantaggi sono le dimensioni compatte, la bassa induttanza parassita, le buone prestazioni termiche e la compatibilit\u00e0 con l'assemblaggio SMT standard.<\/strong><\/li>\n\n\n\n<li><strong>Le principali sfide sono i giunti di saldatura nascosti, le tolleranze di processo strette, i vuoti nel pad termico e un rilavorazione pi\u00f9 difficile.<\/strong><\/li>\n\n\n\n<li><strong>Inizia sempre con il pattern di terra consigliato dal produttore del componente.<\/strong> Le regole generiche per i QFN sono utili per la revisione, ma non devono sostituire le dimensioni e le istruzioni specifiche del package.<\/li>\n<\/ul>\n<\/div><\/div>\n\n\n\n<h2 class=\"wp-block-heading\">Cos'\u00e8 un package QFN?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN, o <strong>package Quad Flat No-Lead<\/strong>, \u00e8 un circuito integrato SMT a profilo basso. Invece di lunghi pin metallici che si estendono dai lati, un QFN utilizza terminali metallici piatti sul perimetro inferiore del package. Questi terminali sono saldati direttamente ai pad di rame corrispondenti sul PCB.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">La parola <strong>quad<\/strong> significa che i terminali sono disposti lungo quattro lati. Un package correlato, il DFN o Dual Flat No-Lead, ha terminali su due lati opposti.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN sono spesso descritti come package quasi chip-scale perch\u00e9 il corpo stampato pu\u00f2 essere solo leggermente pi\u00f9 grande del die semiconduttore. Analog Devices descrive il suo package lead-frame chip-scale correlato come un package senza terminali, incapsulato in plastica, costruito su un lead frame di rame, con pad perimetrali e un paddle esposto saldato al PCB. Questa struttura riduce l'area della scheda creando percorsi elettrici e termici brevi. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/an-772.html\">Analog Devices AN-772<\/a><\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"750\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view.webp\" alt=\"Vista isometrica 3D del package QFN che mostra i pad di contatto perimetrali inferiori e il pad termico esposto centrale\" class=\"wp-image-23538\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view-300x225.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view-768x576.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-package-3d-isometric-view-16x12.webp 16w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Un package QFN ha dei pin?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">S\u00ec, elettricamente\u2014ma non sotto forma di gambe sporgenti. I \u201cpin\u201d sono terminali metallizzati o land sul lato inferiore e talvolta parzialmente lungo il bordo del package. Poich\u00e9 non si estendono verso l'esterno come i terminali QFP, riducono il footprint del package e l'induttanza dei terminali.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Cos'\u00e8 il pad esposto sotto un QFN?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Molti package QFN hanno un grande pad metallico al centro del lato inferiore. Pu\u00f2 essere chiamato:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Pad esposto<\/li>\n\n\n\n<li>Paddle esposto<\/li>\n\n\n\n<li>Pad termico<\/li>\n\n\n\n<li>Pad di attacco del die<\/li>\n\n\n\n<li>Pad di massa<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Il pad crea un percorso diretto dal die o dal lead frame al PCB. Quando \u00e8 saldato correttamente al suo land corrispondente sul PCB, pu\u00f2 ridurre la resistenza termica e migliorare la messa a terra elettrica. I via termici possono quindi condurre il calore dallo strato superiore ai piani di rame interni o inferiori. <a href=\"https:\/\/www.ti.com\/lit\/pdf\/sloa122\">Linee guida per il layout QFN di Texas Instruments<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Tuttavia, il pad esposto <strong>non \u00e8 automaticamente una connessione di massa<\/strong>. A seconda del dispositivo, pu\u00f2 essere collegato a massa, a un rail di alimentazione, a un nodo di commutazione, a un altro segnale o a nessuna rete elettrica. Segui esattamente il datasheet.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Come sono costruiti i package QFN?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN convenzionale a wire bonding contiene tipicamente cinque elementi principali:<\/p>\n\n\n\n<ol start=\"1\" class=\"wp-block-list\">\n<li><strong>Die semiconduttore:<\/strong> Il silicio attivo che svolge la funzione del dispositivo.<\/li>\n\n\n\n<li><strong>Lead frame di rame:<\/strong> Supporta il die e forma i terminali esterni.<\/li>\n\n\n\n<li><strong>Materiale di attacco del die:<\/strong> Lega il die al paddle centrale.<\/li>\n\n\n\n<li><strong>Fili di bonding:<\/strong> Collegano i pad sul die ai terminali del lead frame.<\/li>\n\n\n\n<li><strong>Composto di stampaggio:<\/strong> Incapsula e protegge la struttura interna.<\/li>\n<\/ol>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"750\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram.webp\" alt=\"Diagramma in sezione trasversale della costruzione di un package QFN wire-bonded che mostra il die in silicio, il lead frame e i fili di bonding\" class=\"wp-image-23539\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram-300x225.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram-768x576.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/cross-section-diagram-16x12.webp 16w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Dopo lo stampaggio, i package vengono separati tramite segatura o punzonatura. Alcuni QFN pi\u00f9 recenti utilizzano connessioni flip-chip, come bump di saldatura o pilastri di rame, invece dei fili di bonding. Queste strutture possono accorciare ulteriormente i percorsi elettrici interni e supportare diversi requisiti di prestazione o routing. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/smt-assembly-and-pcb-design-guidelines-for-maxims-standard-wirebonded-quad-flatpack.html\">Linee guida per l'assemblaggio QFN di Analog Devices<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Sul PCB assemblato, i giunti di saldatura collegano i terminali perimetrali e il pad esposto alla scheda. Il PCB fa quindi parte del sistema termico del package, non \u00e8 semplicemente un supporto meccanico.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Tipi Comuni di Package QFN<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">La terminologia QFN non \u00e8 perfettamente coerente tra i produttori di semiconduttori. Le seguenti categorie descrivono costruzioni e funzioni comuni, ma il disegno del package rimane la fonte autorevole.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN Standard<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN standard ha una fila di terminali perimetrali su tutti e quattro i lati. Pu\u00f2 includere un pad centrale esposto. Questo formato \u00e8 ampiamente utilizzato per IC analogici, dispositivi di gestione dell'alimentazione, IC di interfaccia, componenti RF e microcontrollori.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN con Pad Esposto<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN con pad esposto fornisce un grande paddle inferiore per il trasferimento di calore, la connessione elettrica, o entrambi. Sebbene i pad esposti siano comuni, le loro dimensioni e le assegnazioni di rete variano. Alcuni dispositivi utilizzano anche pi\u00f9 pad esposti.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN con Fianco Bagnabile Lateralmente<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I giunti di saldatura di un QFN standard sono per lo pi\u00f9 nascosti sotto il corpo. Un design con fianco bagnabile lateralmente modifica il bordo del terminale in modo che la saldatura possa formare un filetto laterale visibile. Questa caratteristica supporta l'ispezione ottica automatizzata ed \u00e8 particolarmente utile dove gli standard di produzione richiedono prove visibili del giunto. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/smt-assembly-and-pcb-design-guidelines-for-maxims-standard-wirebonded-quad-flatpack.html\">Linee guida per l'assemblaggio QFN di Analog Devices<\/a><\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN Flip-Chip<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN flip-chip collega il die al lead frame tramite bump o pillar piuttosto che con tradizionali fili di bonding. Pu\u00f2 offrire interconnessioni pi\u00f9 corte, una migliore gestione della corrente o un percorso termico diverso, a seconda del design.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN Multi-Fila<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN multi-fila posizionano due o pi\u00f9 file di contatti sotto o vicino al perimetro del package. Aumentano la densit\u00e0 di input\/output senza utilizzare sfere di saldatura, ma le loro impronte, il routing, l'ispezione e l'assemblaggio possono essere pi\u00f9 complessi rispetto ai QFN a fila singola.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN di Potenza<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I package QFN di potenza sono ottimizzati per semiconduttori di potenza e IC di gestione dell'alimentazione. Possono utilizzare pad grandi o asimmetrici, pi\u00f9 aree esposte o connessioni per correnti elevate. I requisiti di rame e via del PCB devono essere determinati tramite analisi termiche ed elettriche specifiche del dispositivo. NXP osserva che il design del pad esposto e dei via dipende dalla dissipazione di potenza del prodotto e dai requisiti applicativi. <a href=\"https:\/\/www.nxp.com\/docs\/en\/application-note\/AN2467.pdf\">Linee Guida di Assemblaggio NXP PwrQFN<\/a><\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN a Cavit\u00e0 d'Aria<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le versioni a cavit\u00e0 d'aria racchiudono il die senza il tradizionale transfer molding immediatamente attorno ad esso. Sono utilizzate in selezionate applicazioni RF e a microonde dove le prestazioni elettriche, la risposta in frequenza o i requisiti specializzati del die giustificano il costo pi\u00f9 elevato del package.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Vantaggi dei Package QFN<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Impronta PCB Pi\u00f9 Piccola<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Poich\u00e9 i terminali non si estendono oltre il corpo del package, un QFN occupa solitamente meno area della scheda rispetto a un package comparabile con piedini a gull-wing. Il suo profilo sottile si adatta anche a prodotti compatti e con vincoli di altezza.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Buone Prestazioni Elettriche<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Percorsi terminali corti riducono l'induttanza parassita e la resistenza rispetto a lunghi lead formati. Questo pu\u00f2 avvantaggiare segnali digitali ad alta velocit\u00e0, circuiti RF, convertitori di potenza a commutazione e design analogici di precisione\u2014a condizione che il layout del PCB sia ugualmente ben controllato.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Trasferimento di Calore Efficiente<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Quando il pad esposto \u00e8 saldato correttamente, il calore pu\u00f2 viaggiare dal die al rame del PCB. I via termici possono distribuire quel calore nei piani interni o sul lato opposto della scheda. La temperatura effettiva di giunzione dipende comunque dalla dissipazione di potenza, dall'area di rame, dallo stack degli strati, dal flusso d'aria, dai componenti vicini, dalla qualit\u00e0 dell'interfaccia e dalle condizioni dell'involucro.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Bassa Massa e Profilo del Package<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN sono leggeri e sottili. Questo li rende utili in dispositivi portatili, sensori, moduli di comunicazione, dispositivi indossabili, controlli industriali e altre assemblaggi con spazio limitato.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Processo SMT Standard<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN possono essere assemblati con apparecchiature convenzionali di stampa della pasta saldante, pick-and-place e rifusione. Normalmente non \u00e8 richiesto underfill per un processo QFN standard. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/an-772.html\">Analog Devices AN-772<\/a><\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Limitazioni dei Package QFN<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Giunti di Saldatura Nascosti<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La maggior parte dei giunti QFN si trova sotto il corpo, quindi l'ispezione visiva ordinaria non pu\u00f2 confermare l'intera connessione. L'ispezione a raggi X bidimensionale pu\u00f2 rilevare molti opens, ponti e vuoti. I package con fianco bagnabile migliorano l'ispezione ottica dei giunti perimetrali ma non rendono visibile il pad centrale. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/smt-assembly-and-pcb-design-guidelines-for-maxims-standard-wirebonded-quad-flatpack.html\">Linee guida per l'assemblaggio QFN di Analog Devices<\/a><\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Impronta Stretta e Tolleranze di Processo<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I pad a passo fine lasciano spazio limitato per la registrazione del solder mask, errori dello stencil, pasta in eccesso e offset di posizionamento. Un'impronta leggermente errata pu\u00f2 produrre ponti, saldatura insufficiente o giunti inaffidabili su un intero lotto di produzione.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Vuoti nel Pad Termico<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I gas del flusso possono rimanere intrappolati sotto un grande pad esposto durante la rifusione. Alcuni vuoti possono essere inevitabili, ma vuoti grandi o concentrati possono compromettere il trasferimento di calore, il flusso di corrente o il supporto meccanico. Il limite accettabile deve provenire dal fornitore del componente, dallo standard di assemblaggio e dai requisiti di affidabilit\u00e0 del prodotto\u2014non da una percentuale universale.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Prototipazione e Rilavorazione Pi\u00f9 Difficili<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I giunti inferiori rendono i QFN pi\u00f9 difficili da saldare con un saldatore convenzionale. La rilavorazione richiede generalmente preriscaldamento controllato, aria calda, l'ugello corretto, pasta saldante fresca e allineamento accurato. Il riscaldamento ripetuto pu\u00f2 danneggiare il componente, i pad del PCB, il solder mask o le parti vicine.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Maggiore Dipendenza dalla Capacit\u00e0 di Assemblaggio del PCB<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Un design che appare corretto in CAD pu\u00f2 comunque fallire se lo stencil, la pasta, la precisione di posizionamento, il profilo di rifusione, la gestione dell'umidit\u00e0 o il metodo di ispezione non sono adeguati. Un coordinamento precoce tra il progettista del PCB, il fabbricante e il fornitore di assemblaggio riduce questo rischio.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">QFN vs. Package QFP, DFN e BGA<\/h2>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><th>Caratteristica<\/th><th>QFN<\/th><th>QFP<\/th><th>DFN<\/th><th>BGA<\/th><\/tr><tr><td>Connessioni esterne<\/td><td>Terminali inferiori piatti su quattro lati<\/td><td>Lead a gull-wing su quattro lati<\/td><td>Terminali inferiori piatti su due lati<\/td><td>Array di sfere di saldatura sotto il package<\/td><\/tr><tr><td>Densit\u00e0 tipica della scheda<\/td><td>Elevate<\/td><td>Moderata<\/td><td>Alta per bassi numeri di pin<\/td><td>Molto alta per numeri di I\/O pi\u00f9 grandi<\/td><\/tr><tr><td>Percorso elettrico<\/td><td>Corto<\/td><td>Reofori formati pi\u00f9 lunghi<\/td><td>Corto<\/td><td>Corto, dipendente dall'array<\/td><\/tr><tr><td>Percorso termico<\/td><td>Spesso utilizza un pad esposto<\/td><td>Dipendente dal package<\/td><td>Spesso utilizza un pad esposto<\/td><td>Pu\u00f2 utilizzare sfere, sfere termiche o altre strutture<\/td><\/tr><tr><td>Visibilit\u00e0 dei giunti<\/td><td>Limitata; spesso si utilizza la radiografia<\/td><td>Buon accesso visivo<\/td><td>Limitato<\/td><td>Nascosto; comunemente si utilizza la radiografia<\/td><\/tr><tr><td>Prototipazione manuale<\/td><td>Difficile<\/td><td>Pi\u00f9 semplice<\/td><td>Difficile<\/td><td>Molto difficile<\/td><\/tr><tr><td>Adattamento migliore<\/td><td>Compatto, I\/O da basso a medio, design termici o ad alta frequenza<\/td><td>Design che privilegiano reofori accessibili e ispezione pi\u00f9 semplice<\/td><td>Componenti compatti con terminali su due lati<\/td><td>Processori ad alto I\/O, FPGA, memoria e dispositivi ad alta densit\u00e0<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<p class=\"wp-block-paragraph\">Nessun package \u00e8 automaticamente superiore. Scegliere in base al numero di I\/O, all'area della scheda, alla dissipazione di potenza, alle prestazioni del segnale, ai requisiti di ispezione, alla capacit\u00e0 di assemblaggio, alla strategia di rilavorazione, alla disponibilit\u00e0 e al costo totale.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Linee guida per footprint e layout PCB QFN<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Iniziare dal disegno esatto del package<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Non creare un footprint basandosi solo sul nome commerciale del package. Due componenti etichettati \u201cQFN-32\u201d possono avere dimensioni del corpo, pitch, lunghezze dei terminali, dimensioni del pad esposto o indicatori del pin uno diversi.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Confermare:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Codice completo del componente del produttore<\/li>\n\n\n\n<li>Codice e revisione del package<\/li>\n\n\n\n<li>Dimensioni e tolleranze del corpo<\/li>\n\n\n\n<li>Numero, pitch, larghezza e lunghezza dei terminali<\/li>\n\n\n\n<li>Dimensione del pad esposto e assegnazione elettrica<\/li>\n\n\n\n<li>Pattern di land PCB raccomandato<\/li>\n\n\n\n<li>Aperture raccomandate per solder mask e paste mask<\/li>\n\n\n\n<li>Posizione del pin uno e rotazione del componente<\/li>\n\n\n\n<li>Sensibilit\u00e0 all'umidit\u00e0 e limiti di reflow<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Se il datasheet fornisce un layout di esempio anzich\u00e9 un footprint raccomandato formale, confermare l'interpretazione con il produttore del componente e il fornitore di assemblaggio.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Convalidare il pin 1 e l'orientamento<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN possono utilizzare un punto, uno smusso, una tacca o un altro marcatore sottile del pin uno. Far corrispondere la convenzione della vista dal basso o dall'alto del datasheet al footprint ECAD. Poi verificare i numeri dei pin dello schema, i pad in rame, il silkscreen, il disegno di assemblaggio, la rotazione del centroid e i dati di pick-and-place.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Una revisione indipendente della libreria \u00e8 economica rispetto alla sostituzione di un lotto di produzione invertito.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Progettare insieme i pad perimetrali e la solder mask<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">I pad non definiti dalla solder mask sono comunemente preferiti per i terminali perimetrali dei QFN perch\u00e9 l'apertura della mask \u00e8 pi\u00f9 grande del land in rame, consentendo al solder di bagnare i bordi del land. Tuttavia, i design a passo fine possono richiedere un'apertura della mask condivisa o a trincea quando non c'\u00e8 spazio sufficiente per una web di solder mask affidabile. Analog Devices documenta questa distinzione per componenti da 0,4 mm rispetto a pitch pi\u00f9 grossolani. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/an-772.html\">Analog Devices AN-772<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Trattare rame, solder mask, paste mask, registrazione di fabbricazione e capacit\u00e0 dell'assemblatore come un unico sistema. Non ridurre le barriere della mask al di sotto dei limiti di produzione comprovati del fornitore PCB solo per preservare uno stile di footprint teorico.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Collegare il pad esposto alla rete corretta<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Utilizzare l'assegnazione di rete e le istruzioni di layout del datasheet. Se il pad \u00e8 a massa, collegarlo alla struttura di massa prevista con un percorso a bassa impedenza. Se \u00e8 un nodo di commutazione o un'alimentazione, prevenire cortocircuiti accidentali verso i piani di massa e considerare l'accoppiamento di rumore negli strati adiacenti.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Evitare di instradare segnali non correlati sotto un pad esposto a meno che il produttore non lo consenta esplicitamente. Il pad potrebbe richiedere rame pieno, rame diviso, isolamento o uno schema di connessione specifico.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Progettare l'array di via termiche<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le via termiche trasferiscono calore e corrente dal pad esposto ad altri strati di rame. Il loro numero, diametro del foro finito, pitch, placcatura, riempimento, copertura e stile di connessione influenzano le prestazioni termiche e il comportamento del solder.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Le note applicative generali spesso mostrano via di circa 0,3 mm di diametro su una griglia di circa 1,0\u20131,2 mm, ma questi sono esempi di partenza\u2014non regole di progettazione universali. TI, NXP e Analog Devices documentano anche approcci diversi di tenting, plugging e mask per diverse condizioni di package e processo. La soluzione corretta dipende dal componente, dallo spessore del PCB, dal peso del rame, dall'obiettivo termico, dal processo di saldatura e dalla capacit\u00e0 di fabbricazione. <a href=\"https:\/\/www.ti.com\/lit\/pdf\/sloa122\">Linee guida per il layout QFN di TI<\/a> e <a href=\"https:\/\/www.nxp.com\/docs\/en\/application-note\/AN2467.pdf\">Linee Guida di Assemblaggio NXP PwrQFN<\/a><\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Per i design via-in-pad, chiedere al fabbricante e all'assemblatore se le via devono essere riempite e coperte, tappate, tented o lasciate aperte. Le via aperte troppo grandi possono aspirare il solder lontano dal giunto del pad esposto o creare protrusioni sul lato opposto.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Utilizzare un pattern stencil a finestra per pad di grandi dimensioni<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La stampa di un unico grande blocco di pasta saldante sull'intero pad esposto pu\u00f2 depositare troppo materiale, intrappolare i gas del flusso, sollevare il componente o favorire la formazione di ponti. Un motivo a \u201cvetrata\u201d suddiviso utilizza diverse aperture pi\u00f9 piccole per controllare il volume di pasta e creare percorsi di degassaggio.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Le linee guida dei produttori comunemente utilizzano <strong>una copertura di pasta dal 50% all'80%<\/strong> come intervallo di partenza per il pad esposto, ma il design finale dello stencil deve essere ottimizzato per il package, la pasta, lo spessore dello stencil, il rapporto di area dell'apertura, la finitura della scheda e il profilo di reflow. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/smt-assembly-and-pcb-design-guidelines-for-maxims-standard-wirebonded-quad-flatpack.html\">Linee guida per l'assemblaggio QFN di Analog Devices<\/a><\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"667\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing.webp\" alt=\"Design dello stencil QFN che mostra il pattern ad array di aperture a griglia per il pad termico per prevenire il voiding della saldatura\" class=\"wp-image-23540\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing-300x200.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing-768x512.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/qfn-stencil-design-showing-18x12.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h3 class=\"wp-block-heading\">Pianificare il rame per il flusso termico<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le via termiche sono utili solo se collegate a una quantit\u00e0 sufficiente di rame. Utilizzare piani interni o sul lato inferiore adeguati, connessioni via solide dove termicamente appropriato, e un'area di diffusione del rame adeguata. Verificare poi il design con i dati termici del componente, il calcolo della dissipazione di potenza e condizioni operative realistiche.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Non copiare il valore giunzione-ambiente del datasheet in un calcolo di progetto senza verificare le condizioni della scheda di test. Il vostro stackup, il rame, il flusso d'aria e l'involucro possono essere molto diversi.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Mantenere vicini i componenti e le tracce critiche<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Posizionare i condensatori di disaccoppiamento, i componenti di bootstrap, le reti di feedback, i cristalli, le reti di adattamento e i percorsi di sensing di corrente secondo le linee guida di layout funzionale del dispositivo. La bassa induttanza del package di un QFN non pu\u00f2 compensare tracce PCB lunghe o con riferimento inadeguato.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">Per dispositivi switching di potenza o RF, il layout della scheda di valutazione raccomandato pu\u00f2 fornire un contesto utile, ma deve essere riconciliato con lo stackup di produzione e le regole di design anzich\u00e9 essere copiato ciecamente.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Come vengono assemblati i package QFN?<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Stampa della pasta saldante<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Uno stencil in acciaio inossidabile deposita la pasta saldante sui pad perimetrali e sull'area del pad esposto. La dimensione dell'apertura, lo spessore dello stencil, la finitura delle pareti e l'allineamento determinano il volume di pasta. L'ispezione della pasta saldante \u00e8 preziosa perch\u00e9 i difetti di stampa diventano difficili da diagnosticare dopo che il package copre le giunzioni.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Pick-and-Place<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le attrezzature automatizzate posizionano il QFN utilizzando il riconoscimento del corpo del package, il riconoscimento dei pad, o entrambi. I fiducial locali possono migliorare l'allineamento per assemblaggi a passo fine o con tolleranze strette. Il centroid corretto, la rotazione, l'ugello, l'altezza di prelievo e la forza di posizionamento devono essere definiti nei dati di assemblaggio.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Saldatura a rifusione<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">La scheda attraversa un profilo termico controllato che attiva il flusso, fonde la lega saldante e forma le giunzioni. Il profilo deve seguire le indicazioni del fornitore della pasta saldante rispettando i limiti di temperatura e umidit\u00e0 del componente. La profilatura del prodotto reale \u00e8 pi\u00f9 affidabile dell'utilizzo delle impostazioni del forno di una scheda diversa.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Ispezione<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">L'ispezione pu\u00f2 combinare:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Ispezione della pasta saldante prima del posizionamento<\/li>\n\n\n\n<li>Ispezione ottica automatizzata per la posizione del package e i bordi visibili<\/li>\n\n\n\n<li>Ispezione a raggi X per aperture nascoste, ponti, vuoti e distribuzione della saldatura<\/li>\n\n\n\n<li>Test elettrici o boundary-scan dove supportati<\/li>\n\n\n\n<li>Test funzionali<\/li>\n\n\n\n<li>Analisi di sezione trasversale per la qualifica del processo o l'indagine sui guasti<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">I QFN standard generalmente non forniscono un fillet di punta completamente visibile. I raggi X sono quindi comunemente utilizzati per il monitoraggio del processo e l'analisi dei guasti. <a href=\"https:\/\/www.analog.com\/en\/resources\/app-notes\/smt-assembly-and-pcb-design-guidelines-for-maxims-standard-wirebonded-quad-flatpack.html\">Linee guida per l'assemblaggio QFN di Analog Devices<\/a><\/p>\n\n\n\n<figure class=\"wp-block-image size-full\"><img loading=\"lazy\" decoding=\"async\" width=\"1000\" height=\"667\" src=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view.webp\" alt=\"Vista di ispezione a raggi X dei giunti di saldatura QFN che mostra il voiding della saldatura del pad termico e i difetti di bridging dei pin\" class=\"wp-image-23542\" srcset=\"https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view.webp 1000w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view-300x200.webp 300w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view-768x512.webp 768w, https:\/\/lead-pcb.com\/wp-content\/uploads\/2026\/09\/x-ray-inspection-view-18x12.webp 18w\" sizes=\"auto, (max-width: 1000px) 100vw, 1000px\" \/><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">Difetti comuni nell'assemblaggio QFN e come prevenirli<\/h2>\n\n\n\n<figure class=\"wp-block-table\"><table class=\"has-fixed-layout\"><tbody><tr><th>Difetto<\/th><th>Cause probabili<\/th><th>Azioni preventive<\/th><\/tr><tr><td>Ponti di saldatura<\/td><td>Pasta in eccesso, aperture sovradimensionate, registrazione del mask scadente, errore di posizionamento<\/td><td>Verificare il footprint, ridurre o rimodellare le aperture dello stencil, migliorare la registrazione e il controllo del posizionamento<\/td><\/tr><tr><td>Giunzioni aperte o deboli<\/td><td>Pasta insufficiente, scarso rilascio della pasta, ossidazione, scheda deformata, profilo errato<\/td><td>Controllare il rapporto di area dello stencil, le condizioni della pasta, la finitura superficiale, la coplanarit\u00e0, lo stoccaggio e la profilatura del reflow<\/td><\/tr><tr><td>Vuoti eccessivi nel pad esposto<\/td><td>Grande apertura di pasta, degassaggio del flusso, risalita capillare nelle via, profilo inadeguato<\/td><td>Utilizzare aperture suddivise, ottimizzare la copertura e il profilo, rivedere il trattamento delle via, verificare con raggi X<\/td><\/tr><tr><td>Sollevamento o inclinazione del componente<\/td><td>Troppa pasta sul pad centrale o volume di saldatura sbilanciato<\/td><td>Bilanciare i depositi di pasta e ridurre la pasta in eccesso sul pad esposto<\/td><\/tr><tr><td>Perdita di saldatura nelle via<\/td><td>Via sovradimensionate o aperte all'interno del pad<\/td><td>Utilizzare via piccole controllate o una strategia concordata di plugging, riempimento, capping o tenting<\/td><\/tr><tr><td>Orientamento errato<\/td><td>Marcatura del pin uno ambigua o rotazione del centroid errata<\/td><td>Utilizzare marcature di assemblaggio chiare, verificare le viste ECAD ed eseguire l'ispezione del primo articolo<\/td><\/tr><tr><td>Guasto termico intermittente<\/td><td>Connessione inadeguata del pad esposto, rame insufficiente, troppe poche via efficaci<\/td><td>Ricalcolare la dissipazione di potenza, migliorare il percorso pad\/via\/piano e validare la temperatura su hardware reale<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<h2 class=\"wp-block-heading\">Quando dovresti usare un package QFN?<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Un QFN \u00e8 una scelta valida quando il tuo design richiede:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Un componente compatto e a basso profilo<\/li>\n\n\n\n<li>Percorsi elettrici brevi e bassa parassiticit\u00e0 dei terminali<\/li>\n\n\n\n<li>Trasferimento termico efficiente verso il PCB<\/li>\n\n\n\n<li>Densit\u00e0 di terminali da moderata ad alta senza un ball-grid array completo<\/li>\n\n\n\n<li>Assemblaggio SMT automatizzato su scala produttiva<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">Considera un altro package quando:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>L'assemblaggio manuale semplice e l'ispezione visiva sono requisiti primari<\/li>\n\n\n\n<li>Il tuo assemblatore non \u00e8 in grado di posizionare, rifondere o radiografare in modo affidabile il passo selezionato<\/li>\n\n\n\n<li>La riparazione sul campo deve essere rapida e semplice<\/li>\n\n\n\n<li>Il design richiede pi\u00f9 I\/O di quanti un QFN pratico possa fornire<\/li>\n\n\n\n<li>La flessione della scheda, cicli termici severi o requisiti di affidabilit\u00e0 favoriscono un'altra opzione di package qualificata<\/li>\n<\/ul>\n\n\n\n<p class=\"wp-block-paragraph\">La selezione del package dovrebbe essere effettuata tenendo conto del PCB e del processo di assemblaggio\u2014non solo dello schema elettrico e del prezzo del componente.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Checklist di progettazione e produzione per QFN<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">Prima di rilasciare un PCB basato su QFN, conferma di aver:<\/p>\n\n\n\n<ul class=\"wp-block-list\">\n<li>Utilizzato il codice esatto del package del componente e la datasheet pi\u00f9 recente<\/li>\n\n\n\n<li>Verificato se il pad esposto \u00e8 termico, elettrico o entrambi<\/li>\n\n\n\n<li>Verificato i numeri dei pin, il pin uno e la rotazione del pick-and-place<\/li>\n\n\n\n<li>Esaminato indipendentemente la geometria del rame, della solder-mask e della paste-mask<\/li>\n\n\n\n<li>Concordato con i fornitori di PCB e assemblaggio la dimensione, il passo e il trattamento delle via termiche<\/li>\n\n\n\n<li>Utilizzato un pattern di pasta diviso appropriato per il pad esposto<\/li>\n\n\n\n<li>Verificato il rapporto di area dell'apertura dello stencil e la capacit\u00e0 di rilascio della pasta<\/li>\n\n\n\n<li>Incluso rame adeguato per il percorso termico richiesto<\/li>\n\n\n\n<li>Pianificato l'ispezione della pasta saldante, i raggi X, il test elettrico e il test funzionale secondo necessit\u00e0<\/li>\n\n\n\n<li>Definito la gestione dell'umidit\u00e0 e un profilo di reflow specifico per il prodotto<\/li>\n\n\n\n<li>Costruito ed esaminato un primo articolo prima della produzione completa<\/li>\n\n\n\n<li>Stabilito criteri di accettazione per il voiding e le giunzioni nascoste in base ai requisiti del componente e del prodotto<\/li>\n<\/ul>\n\n\n\n<h2 class=\"wp-block-heading\">Domande frequenti sui package QFN<\/h2>\n\n\n\n<h3 class=\"wp-block-heading\">Cosa significa QFN?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">QFN sta per <strong>Quad Flat No-Lead<\/strong>. \u201cQuad\u201d si riferisce ai terminali su quattro lati, mentre \u201cno-lead\u201d significa che non ci sono terminali sporgenti lunghi.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Il package QFN \u00e8 senza piombo?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Non necessariamente. \u201cNo-lead\u201d descrive l'assenza di terminali estesi del package; non certifica la composizione del materiale. Controlla la documentazione RoHS, del finish e della conformit\u00e0 delle sostanze del componente.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN \u00e8 uguale a DFN?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">No. Entrambi sono package piatti no-lead, ma un QFN normalmente ha terminali lungo quattro lati, mentre un DFN ha terminali lungo due lati opposti.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">QFN \u00e8 uguale a BGA?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">No. Un QFN utilizza terminali piatti sulla parte inferiore lungo il perimetro e pu\u00f2 avere un pad centrale esposto. Un BGA utilizza un array di sfere di saldatura sotto il package. I BGA comunemente supportano conteggi I\/O pi\u00f9 elevati, mentre i QFN possono essere pi\u00f9 piccoli e meno complessi per dispositivi adatti.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">I package QFN possono essere saldati a mano?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Possono essere assemblati in prototipi con pasta saldante, uno stencil, aria calda controllata o una piastra di reflow, flusso adeguato e ingrandimento. Un saldatore convenzionale da solo non pu\u00f2 accedere in modo affidabile al pad centrale esposto. L'assemblaggio di produzione dovrebbe utilizzare un processo SMT controllato.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Il pad esposto del QFN deve essere collegato a massa?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">No. Spesso si collega a massa, ma la rete corretta \u00e8 specifica del dispositivo. Collegarlo in modo errato pu\u00f2 causare malfunzionamenti, rumore, surriscaldamento o un cortocircuito diretto.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Come si ispezionano le giunzioni saldate di un QFN?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Utilizza l'ispezione visiva o ottica automatizzata per la posizione del package e le caratteristiche visibili dei bordi, poi i raggi X per la distribuzione nascosta della saldatura, i bridge, le aperture e i void. I test elettrici e funzionali forniscono una copertura aggiuntiva. I QFN side-wettable rendono i fillet perimetrali pi\u00f9 facili da ispezionare otticamente.<\/p>\n\n\n\n<h3 class=\"wp-block-heading\">Cosa causa i void sotto il pad termico di un QFN?<\/h3>\n\n\n\n<p class=\"wp-block-paragraph\">Le cause comuni includono il degassamento del flusso, una copertura eccessiva di pasta, aperture dello stencil grandi e ininterrotte, la risalita della saldatura nelle via e un profilo di reflow inadeguato. Aperture dello stencil divise, volume di pasta controllato, trattamento appropriato delle via e un profilo termico validato possono ridurre il voiding.<\/p>\n\n\n\n<h2 class=\"wp-block-heading\">Conclusione<\/h2>\n\n\n\n<p class=\"wp-block-paragraph\">I package QFN combinano un footprint ridotto con connessioni elettriche brevi e un percorso termico efficace verso il PCB. Questi vantaggi li rendono preziosi nell'elettronica densa, ad alta frequenza e attenta ai consumi. Le loro prestazioni, tuttavia, dipendono fortemente dal footprint del PCB e dal processo di assemblaggio.<\/p>\n\n\n\n<p class=\"wp-block-paragraph\">L'approccio pi\u00f9 sicuro \u00e8 semplice: utilizza il land pattern esatto del produttore, conferma la rete del pad esposto, progetta la strategia delle via e dello stencil con i tuoi partner di produzione e ispeziona le giunzioni nascoste con attrezzature adeguate. Una breve revisione di design-for-manufacturing prima della fabbricazione pu\u00f2 prevenire costosi problemi di bridging, voiding, orientamento e termici in seguito.<\/p>","protected":false},"excerpt":{"rendered":"<p>QFN packages appear in everything from power supplies and wireless modules to sensors, microcontrollers, and automotive electronics. Their small footprint, short electrical paths, and efficient heat transfer make them an attractive alternative to larger leaded packages. However, the same underside connections that save space also make QFN footprint design, soldering, and inspection less forgiving. So, [&hellip;]<\/p>\n","protected":false},"author":1,"featured_media":23538,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"_seopress_titles_title":"What Are QFN Packages? Types, Benefits & PCB Design Guide","_seopress_titles_desc":"Learn what QFN packages are, how they work, key types and benefits, plus PCB footprint, thermal-pad, stencil, assembly, and inspection guidelines.","_seopress_robots_index":"","_seopress_robots_follow":"","_seopress_robots_imageindex":"","_seopress_robots_snippet":"","_seopress_robots_primary_cat":"","_seopress_robots_breadcrumbs":"","_seopress_robots_freeze_modified_date":"","_seopress_robots_custom_modified_date":"","_seopress_robots_canonical":"","_seopress_social_fb_title":"","_seopress_social_fb_desc":"","_seopress_social_fb_img":"","_seopress_social_fb_img_attachment_id":0,"_seopress_social_fb_img_width":0,"_seopress_social_fb_img_height":0,"_seopress_social_twitter_title":"","_seopress_social_twitter_desc":"","_seopress_social_twitter_img":"","_seopress_social_twitter_img_attachment_id":0,"_seopress_social_twitter_img_width":0,"_seopress_social_twitter_img_height":0,"_seopress_redirections_value":"","_seopress_redirections_enabled":"","_seopress_redirections_enabled_regex":"","_seopress_redirections_logged_status":"","_seopress_redirections_param":"","_seopress_redirections_type":0,"_seopress_analysis_target_kw":"","_seopress_news_disabled":"","_seopress_video_disabled":"","_seopress_video":[],"_seopress_pro_schemas_manual":[],"_seopress_pro_rich_snippets_disable_all":"","_seopress_pro_rich_snippets_disable":[],"_seopress_pro_schemas":[],"footnotes":""},"categories":[6,2],"tags":[],"class_list":["post-23536","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-pcb-assembly","category-pcb-design"],"acf":[],"meta_box":[],"_links":{"self":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23536","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/comments?post=23536"}],"version-history":[{"count":0,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/posts\/23536\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/media\/23538"}],"wp:attachment":[{"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/media?parent=23536"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/categories?post=23536"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/lead-pcb.com\/it\/wp-json\/wp\/v2\/tags?post=23536"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}