PCB HDI : Empilements, règles de conception des microvias, et ce que le coût supplémentaire achète réellement

Lorsqu’un BGA à pas de billes de 0,4 mm atterrit sur votre layout de carte, le routage PCB standard heurte un mur physique. Les éventails en os de chien avec des vias mécaniques conventionnels de 0,2 mm (8 mil) ne peuvent physiquement pas router entre les billes sans violer les règles de dégagement ou sectionner les plans de référence. À cette géométrie précise, la fabrication PCB traversant conventionnelle cesse d’être viable.

Vous êtes poussé vers l’interconnexion haute densité (HDI). Pourtant, la plupart des ressources traitent le HDI simplement comme des “ pistes et pastilles plus petites ”, occultant les réalités d’ingénierie critiques : le HDI est un processus de fabrication séquentiel entièrement différent, et votre architecture de couches détermine votre coût et votre calendrier de livraison bien plus que votre nombre de couches.

Qu’est-ce qu’un PCB HDI ?

Les discussions industrielles définissent souvent le HDI par la densité de composants ou les dimensions nominales des pistes, mais les fabricants définissent le HDI par le processus. Une carte de circuit imprimé devient une carte HDI lorsqu’elle nécessite une lamination séquentielle par construction, des microvias borgnes ou enterrés percés au laser, et des procédés de métallisation spécialisés plutôt qu’un perçage traversant standard à simple presse.

Le cadre normatif

• IPC-2226 (Norme de conception sectionnelle pour les cartes imprimées HDI) : Établit les définitions de base pour les architectures HDI, divisant les conceptions en types I à VI selon la complexité d’interconnexion, les structures diélectriques et l’intégration des vias traversants.
• IPC-T-50 (Termes et définitions) : Classe un microvia comme un via borgne d’un diamètre de trou de 150 µm (environ 6 mil) ou moins, terminé sur ou dans une couche de pastille cible définie.
• IPC-6016 : Spécifie les exigences de qualification et de performance pour les couches et cartes d’interconnexion haute densité.
• IPC-6012 et IPC-4101 : Régissent les spécifications de performance rigides et les propriétés des matériaux de stratifié de base (dilatation thermique, température de transition vitreuse et métriques de décomposition).

Microvias laser vs. vias percés mécaniquement

Les forets mécaniques atteignent leurs limites physiques en dessous de 0,15 mm (6 mil) : les forets se cassent fréquemment, une déviation se produit en raison de la déflexion du tissu de verre, et les rapports d’aspect dépassent rapidement les seuils de métallisation fiables.

Les microvias laser, en revanche, sont formés par ablation optique pour atteindre les pastilles cibles sur les couches adjacentes. Comme le perçage laser retire le diélectrique jusqu’à la pastille de cuivre cible sans pénétrer plus profondément dans le noyau, il libère des canaux de routage sur chaque couche sous-jacente. Par conséquent, le via dans la pastille avec bouchage et placage (VIPPO) passe d’un luxe de conception coûteux à une exigence d’assemblage standard, éliminant les queues de via et économisant de la surface de carte sous les composants à pas fin.

HDI vs. PCB standard : quand le coût supplémentaire est réellement rentable

Le HDI est rentable lorsque l’évacuation du routage ou la densité de broches — et non le seul nombre de couches — est la contrainte déterminante. Si une carte traversante standard avec des pistes/espaces de 0,15 mm (6 mil) peut router votre netlist en ajoutant simplement deux plans de signal internes, la fabrication conventionnelle sera presque toujours moins chère et plus rapide.

La matrice de décision économique

Le HDI offre une réduction nette des coûts uniquement lorsque la densité technologique compense les coûts au niveau du système :

• Réductions du nombre de couches : Remplacer une carte traversante complexe de 16 couches par un empilement HDI 1+N+1 de 10 couches peut atteindre une parité de coût nette tout en offrant une meilleure intégrité du signal.
• Miniaturisation du boîtier : Passer au HDI réduit souvent la surface de la carte de 30 % à 50 %, permettant des boîtiers plus petits ou libérant de l’espace interne pour des batteries plus grandes.
• Consolidation de cartes : La haute densité de routage permet de regrouper des sous-ensembles multi-cartes (tels qu'une carte porteuse plus un module de calcul) sur un seul substrat rigide.

Quand NE PAS utiliser l'HDI

Ne spécifiez pas l'HDI si:

1. Le pas de composant le plus petit sur la carte est ≥ 0,65 mm.
2. Le dégagement de routage peut être réalisé avec des lignes standard de 0,127 mm (5 mils) et des vias mécaniques de 0,2 mm sans créer de goulots d'étranglement de routage sévères.
3. Votre produit nécessite des poids de cuivre extrêmes (≥ 2 oz) sur les couches de construction externes, ce qui entre en conflit avec le perçage laser des microvias et la gravure fine des lignes.

Structures d'empilement HDI : 1+N+1, 2+N+2, 3+N+3 et ELIC

La nomenclature de base de l'HDI utilise le format i+N+i, où :

• N représente le noyau de base (un noyau multicouche standard, stratifié et durci avec des vias traversants ou des vias enterrés).
• i représente le nombre de couches de construction séquentielles stratifiées successivement sur les faces supérieure et inférieure du noyau.

Chaque augmentation de i ajoute un cycle de stratification supplémentaire dans une presse sous vide, nécessitant des cycles de perçage mécanique, des procédés de perçage laser, une préparation de surface et une électrolyse. Les cycles de stratification—et non le nombre total de couches—entraînent les coûts, la baisse de rendement et les délais de production.

Les Niveaux Architecturaux

Architecture 1+N+1

Le point d'entrée de référence pour l'HDI. Un noyau durci (N couches) est délimité des deux côtés par un diélectrique externe et une couche de feuille. Les microvias vont de la couche 1 à la couche 2, et de la couche n à la couche n-1. Le noyau peut contenir des vias enterrés percés mécaniquement reliant la couche 2 à la couche n-1. Cela nécessite un cycle de stratification séquentielle au-delà de la presse du noyau.

Architectures 2+N+2 et 3+N+3

Utilisées lorsque les BGA à haute densité de broches nécessitent plusieurs rangées d'évacuation. Nécessite deux ou trois étapes distinctes de construction séquentielle. Les microvias peuvent être :

• Décalés : Structurellement robustes, où le microvia sur L1–L2 ne s'aligne pas verticalement avec le via sur L2–L3.
• Empilés : Les vias sont placés directement les uns sur les autres. Les vias empilés nécessitent un remplissage en cuivre électrolytique massif sur le microvia sous-jacent pour éviter le piégeage de résine et la défaillance des joints, ajoutant des étapes de fabrication et des coûts.

Interconnexion sur Toutes les Couches (ELIC)

Dans l'ELIC, il n'y a pas de noyau épais conventionnel. Chaque couche diélectrique est percée au laser et remplie de cuivre électrolytique massif, permettant de placer librement les pistes et les vias sur n'importe quelle couche de l'empilement. L'ELIC est la norme dans les smartphones haut de gamme et les accélérateurs de calcul haute performance, mais exige une discipline de conception stricte et offre des rendements de fabrication initiaux plus faibles..

Rendement DFM de Première Passe par Architecture (%)

Règles de Conception des Microvias qui Survivent à la Revue DFM

La plupart des blocages CAM et des reprises de cartes dans les projets HDI proviennent de problèmes de géométrie des microvias plutôt que de violations de largeur de piste..

Rapport d'Aspect (Profondeur sur Diamètre)

La contrainte principale de la fabrication des microvias laser est le rapport d'aspect :

Rapport d'Aspect = Épaisseur du Diélectrique (H) / Diamètre de Perçage (D)

Selon l'IPC-6016 et les tableaux de capacités standard, le rapport d'aspect maximal fiable pour un microvia laser est 0.75:1, avec une cible de production optimale de 0.60:1 à 0.70:1. Si votre épaisseur de diélectrique est de 75 μm, le diamètre de perçage laser ne doit pas être inférieur à 100 μm (0.75:1 rapport). Dépasser cette limite provoque une stagnation du fluide dans les chimies de placage, entraînant un cuivre de paroi mince et peu fiable ainsi que des vides lors du remplissage électrolytique.

Physique du Perçage Laser : CO₂ vs. UV

• CO₂ Lasers (Infrarouge, ～ 9,4 — 10,6 μm) : Très efficaces pour ablater les diélectriques organiques et les matrices de résine, mais se réfléchissent naturellement sur le cuivre. Nécessitent une fenêtre de cuivre gravée (masque conforme) ou des feuilles de cuivre spécialement traitées en surface. Les tailles de trous sont généralement limitées à ≥ 75 μm.
• Lasers UV (355 nm) : Découpe à la fois la feuille de cuivre et le diélectrique par ablation photo-chimique. Produit des profils de parois de trous plus propres jusqu'à 50 μm, mais présente des vitesses de cycle plus lentes.

Plages de capture et anneaux annulaires

L'équipement de perçage laser maintient une grande précision de faisceau, mais l'expansion et le retrait des couches internes lors des cycles de laminage introduisent des défis de tolérance d'alignement..

• Diamètre de la plage de capture cible : diamètre de perçage + 0,15 mm (6 mil) minimum.
• Anneau annulaire minimum : maintenir un anneau annulaire minimum de 0,05 mm (2 mil) sur les plages internes pour éviter les ruptures en cas de décalage des couches.

Options de remplissage des vias

• Placage de cuivre électrolytique (remplissage plein) : Obligatoire pour les vias empilés et les structures Via-in-Pad Plated Over (VIPPO). Élimine le piégeage d'air et fournit des surfaces planes pour l'assemblage des composants.
• Remplissage par pâte conductrice / non conductrice : Principalement réservé aux vias enterrés percés mécaniquement dans le noyau avant le laminage de construction. La pâte non conductrice est préférée à la pâte conductrice car son coefficient de dilatation thermique (CTE) correspond plus étroitement à la résine du laminé environnant, réduisant les risques de séparation du barillet.

Lignes fines, mSAP et le pas BGA qui impose votre choix

Votre sélection de composants — en particulier le pas minimal des billes BGA — détermine si vous avez besoin d'un PCB standard, d'un HDI de base ou d'un traitement semi-additif avancé..

Règles empiriques de routage pour le pas BGA

La limite de la gravure soustractive

La fabrication traditionnelle de PCB repose sur la gravure chimique soustractive: un laminé recouvert d'une feuille de cuivre continue est masqué avec une réserve de gravure, et le cuivre non protégé est dissous.

Étant donné que les graveurs chimiques isotropes dissolvent le cuivre horizontalement et verticalement, les pistes développent un biseau de gravure vers l'intérieur (profil trapézoïdal). Lorsque les largeurs de piste descendent sous 65 μm (2,5 mil), la sous-gravure réduit l'adhérence des pistes et provoque des variations d'impédance inacceptables.

Procédé semi-additif modifié (mSAP)

Pour échapper aux limites de la gravure soustractive, les fabricants déploient mSAP:

1. Commencez par une couche d'amorçage en cuivre ultra-mince (généralement 2 à 3 µm) sur le laminé diélectrique.
2. Appliquez un film sec photosensible négatif, exposant le motif de routage.
3. Placez électrolytiquement du cuivre dans les tranchées, formant des pistes avec des flancs presque verticaux.
4. Retirez la réserve et gravez chimiquement par flash la couche d'amorçage micro-mince.

Étant donné que la gravure flash finale ne retire que 2 µm de matériau d'amorçage plutôt qu'une feuille complète de 18 µm, la sous-gravure horizontale est négligeable. Cela permet des géométries uniformes de ligne et d'espace jusqu'à 30 μm (environ 1,2 mil). Ce procédé sous-tend les PCB de type substrat (SLP), faisant le pont entre les cartes HDI standard et les substrats de conditionnement de circuits intégrés (CI).

Matériaux et laminage séquentiel : ce qui détermine réellement le délai

Les ingénieurs attribuent souvent les retards de prototypes aux arriérés des ateliers de fabrication. En réalité, les délais HDI augmentent directement avec les étapes physiques du laminage séquentiel..

Multiplicateur de délai selon les cycles de laminage

Chaque cycle de laminage nécessite :

1. Imagerie des couches internes, gravure et inspection optique automatisée (AOI).
2. Prétraitement chimique de surface (alternative à l'oxyde) pour favoriser l'adhérence.
3. Cuisson sous presse à vide à haute température et haute pression (généralement 4 à 6 heures, y compris la montée en température et le refroidissement).
4. Perçage laser des microvias.
5. Désmérage et nettoyage chimique pour éliminer les débris d'ablation au fond des microvias.
6. Amorçage en cuivre chimique et flash/remplissage électrolytique du cuivre.
7. Planarisation de surface pour éliminer les nodules de cuivre surplombés avant l'imagerie suivante.

Multipliez cette boucle par trois pour un empilement 2+N+2, et l'accumulation des temps de file d'attente transforme un délai rapide standard de 5 jours en une production de 15 à 20 jours..

Considérations sur les matériaux

• Diélectriques minces et styles de verre : Les diélectriques des couches HDI ont généralement une épaisseur de 40 μm à 100 μm. Les styles de tissage de verre comme 106, 1080 et 1078 utilisent des fils de verre étalés pour éliminer les espaces dans le tissu. Cela évite les “ déflexions laser ” (lorsqu'un faisceau laser dévie en transitionnant entre la résine et les faisceaux de fils de verre) et garantit une géométrie de trou de microvia cohérente.
• Performance thermique : Étant donné qu'une carte HDI subit plusieurs cycles de laminage à haute température et des passes de refusion d'assemblage, le FR-4 standard échoue rapidement. Le HDI nécessite des matériaux avec une température de transition vitreuse élevée (T_g ≥ 170℃) et une température de décomposition élevée (T_d ≥ 340℃) pour résister à la délaminage.
• Feuilles à faible profil : Les conceptions HDI à lignes fines bénéficient de feuilles à très faible profil (VLP) ou feuilles traitées inversées (RTF). Les feuilles standard à haute rugosité (comme le HTE standard) font saillie dans les diélectriques minces, augmentant la perte d'insertion aux vitesses multi-gigabits et élevant les risques de défaillance par filament anodique conducteur (CAF).

Fiabilité HDI : Les modes de défaillance à prendre en compte lors de la conception

Les microvias individuels montrent une forte résistance à la contrainte de dilatation thermique. En raison de leur profondeur faible (H ≤ 100 μm), la dilatation thermique totale sur l'axe z dans le fût du microvia est minimale par rapport à un fût de trou traversant de 1,6 mm.

Cependant, le HDI à multi-laminations introduit des modes de défaillance d'interface distincts.

Vulnérabilité principale de l'interface des microvias

Séparation de l'interface des microvias empilés

Le mode de défaillance principal des microvias se produit à la jonction où la base d'un microvia empilé rencontre la pastille cible du microvia sous-jacent. Lors du refusion sans plomb (260℃), les taux de dilatation incompatibles entre la résine du laminé et le pilier en cuivre exercent une contrainte de cisaillement et de traction sur l'interface. Une adhésion chimique faible, des micro-vides ou des débris résiduels provoquent la séparation du microvia de la pastille, entraînant des circuits ouverts intermittents notoirement difficiles à isoler lors des tests sur banc.

Atténuation : Utiliser des microvias décalés au lieu de microvias empilés chaque fois que la densité de routage le permet. Le décalage décale les axes de contrainte, permettant au diélectrique environnant d'absorber la déformation sans concentrer les charges de cisaillement directement sur une interface sous-jacente.

Filament anodique conducteur (CAF)

Dans les diélectriques HDI minces (<100 μm), les gradients de tension élevés entre les réseaux d'alimentation et de masse adjacents créent des champs électrostatiques forts. L'humidité combinée à des résidus chimiques traces crée un chemin électrochimique le long des fibres de verre, provoquant la formation de ponts de filaments de cuivre sous la surface à travers les espaces et déclenchant des courts-circuits francs.

Atténuation : Spécifiez des formulations de résine résistantes au CAF et exigez des distances minimales bord à bord entre perçages d'au moins 0,25 mm pour les couches internes.

Formation de cratères sur les pastilles

Les joints de soudure BGA larges et rigides exercent des charges de flexion thermomécaniques directement sur les pastilles de surface HDI. Étant donné que le diélectrique de construction externe est mince et souvent non renforcé par un tissu de verre lourd, la contrainte mécanique peut provoquer le cisaillement de la résine sous la pastille, arrachant proprement la pastille de cuivre du laminé.

Atténuation : Utilisez des pastilles NSMD (Non-Solder Mask Defined) avec un routage de filet équilibré et évitez les billes de soudure surdimensionnées sur les couches de construction minces non supportées.

Comment spécifier une carte HDI pour devis : Liste de contrôle de transfert DFM

Soumettre un package HDI sans alignement préalable avec le fabricant est une cause principale de retards de prototypes et de reconceptions coûteuses. Engagez l'équipe CAM de votre fabricant avant de terminer le routage.

Les livrables du package DFM

1. Dessin de stackup explicite : Ne fournissez pas uniquement des valeurs nominales. Documentez l'épaisseur du noyau, les styles de préimprégné (par exemple, 1080), les poids de base de la feuille de cuivre et les hauteurs diélectriques durcies ciblées.
2. Matrice de perçage complète : Séparez explicitement chaque couche de perçage. Fournissez des fichiers distincts pour les trous traversants mécaniques, les noyaux enterrés mécaniques et les portées individuelles de microvias laser (par exemple, L1–L2, L2–L3, L(n)–L(n-1)).
3. Tableau de placage et de remplissage des vias : Indiquez explicitement quelles portées de vias reçoivent le remplissage de type VII IPC-4761 (VIPPO / remplissage en cuivre massif) par rapport aux remplissages de pâte standard.
4. Contraintes d'impédance avec cibles diélectriques : Définissez les largeurs de lignes cibles avec leurs plans de référence désignés, en notant que les traces fines externes sont soumises aux tolérances de gravure de semence.
5. Spécification de classe IPC : Indiquez si la qualification du produit nécessite la classe 2 IPC-6012/6016 (commercial général) ou la classe 3 (haute fiabilité aérospatiale/médicale).

Alignement avec le fabricant : 5 questions à poser avant le routage

Posez ces cinq questions à votre fabricant avant de router votre carte :

1. Quelle est votre limite standard de rapport d'aspect des microvias en production et supportez-vous le perçage laser à travers des préimprégnés multi-plis ?
2. Exigez-vous que les microvias empilés soient décalés lors des transitions de couches, ou le remplissage en cuivre massif est-il certifié pour des empilements verticaux complets ?
3. Quelle est votre compensation de gravure standard pour les lignes fines inférieures à 75 µm sur les couches de construction externes ?
4. Avez-vous des laminés qualifiés haute Tg et résistants au CAF en stock pour ce stackup proposé, ou le matériau nécessite-t-il un approvisionnement personnalisé ?
5. Quelles sont vos véritables tolérances d'alignement couche à couche pour les passes de construction séquentielles ?

Aligner vos choix de conception avec ces contraintes de fabrication transforme le HDI d'un obstacle risqué et coûteux en un outil fiable pour la conception électronique à haute densité.

Un PCB HDI est un compromis d'ingénierie : vous acceptez des étapes de laminage séquentielles, des contraintes de géométrie des microvias et des coûts de traitement plus élevés afin de router des composants à pas de billes serrés que les processus de trous traversants standard ne peuvent pas contourner.

Maintenez votre stackup à 1+N+1 jusqu'à ce que la densité d'évacuation des broches force un passage à 2+N+2. Décalez les microvias chaque fois que cela est pratique pour éviter les contraintes d'interface, maintenez les rapports d'aspect en dessous de 0.75:1, et verrouillez votre stackup de fabrication avant de router une seule trace.