Haute précision PCB HDI Fabrication et assemblage
Prise en charge des procédés ELIC 1-N-1, 2-N-2 et Any-layer. La largeur de ligne/l'espacement minimum est de 1,5 mil, facilitant la mise en œuvre parfaite des dispositifs hautement intégrés.Obtenez un devis HDI instantané
Types de PCB HDI que nous fabriquons
HDI 1 étape
La configuration rigide la plus rentable, dotée d'une seule couche de routage en cuivre liée à un noyau standard en fibre de verre-époxy. Optimisée pour les circuits simples.
HDI 2 étapes
Conçu pour les circuits à densité moyenne. Doté de couches de routage en cuivre double face interconnectées via des trous traversants plaqués (PTH) de précision, permettant le montage de composants sur les deux faces.
ELIC Any-Layer
Architectures d'interconnexion 3D haute densité avec couches alternées de cuivre et de préimprégné. Assure une distribution de puissance stable (plans) et un contrôle d'impédance précis pour les circuits numériques complexes.
Qu'est-ce qu'un PCB HDI ?
Un PCB HDI (carte de circuit imprimé à interconnexion haute densité) est une carte de circuit imprimé spécialisée et haute performance conçue pour intégrer davantage de circuits dans une empreinte beaucoup plus réduite que les PCB conventionnels.
Une carte est classée comme PCB HDI lorsqu'elle intègre ces quatre caractéristiques ultra-fines :
-
Microvias : Trous percés au laser d'un diamètre $≤$ 150 µm (6 mils) qui réduisent considérablement l'espace de routage par rapport au perçage mécanique.
-
Vias borgnes et enterrés :
-
Vias borgnes : Connectent une couche externe aux couches internes sans traverser toute la carte.
-
Vias enterrés : Connectent uniquement les couches internes, complètement cachés de l'extérieur.
-
-
Lignes et espaces fins : Pistes et espaces réduits à 75 µm (3 mils) ou moins pour un routage à très haute densité.
-
Construction séquentielle (SBU) : Les couches sont empilées, percées et plaquées une par une, plutôt que de presser toutes les couches en une seule fois.
Procédé de fabrication des PCB HDI
Fabrication du noyau :
Le processus commence par la fabrication d'un noyau interne standard (la couche “ N ”). Cela implique la découpe du stratifié, le perçage des trous traversants mécaniques, leur plaquage (PTH), l'impression du motif du circuit et la vérification des couches internes à l'aide d'une inspection optique automatisée (AOI).
Première Lamination (1er Build-Up) :
Le préimprégné (matériau isolant) et la feuille de cuivre sont laminés sur les deux faces du noyau sous haute température et haute pression pour former les couches externes.
Premier Perçage Laser (L1 à L2) :
Un laser ultraviolet (UV) ou CO2 perce des microvias ultra-précis et minuscules (généralement ≤150μm) depuis la nouvelle couche externe jusqu'à la couche de noyau interne.
Cuivre Chimique et Électrolytique :
Les microvias percés au laser sont désemparés (nettoyés des résidus de résine), recouverts chimiquement d'une fine couche de cuivre chimique, puis électrolytiques. Pour les configurations empilées, les microvias sont entièrement remplis de cuivre (placage Via-in-Pad).
Deuxième Lamination et Perçage Laser :
Pour les HDI de 2e niveau, une autre couche de diélectrique et de feuille de cuivre est laminée. Une deuxième passe de perçage laser cible les couches supérieures, créant soit des vias décalés (staggered) soit des vias empilés (stacked) directement au-dessus du premier via rempli de cuivre.
Imagerie et Gravure des Couches Externes :
L'imagerie directe par laser (LDI) haute résolution transfère le motif de circuit externe ultra-fin (généralement ≤75μm de ligne et d'espace) sur la carte. Le cuivre non exposé est gravé pour finaliser les pistes.
Masque de Soudure et Finition de Surface :
Un masque de soudure liquide photoimageable (LPI) est appliqué et durci. Des finitions de surface haute fiabilité comme l'ENIG (Nickel Chimique Or Immersion) ou l'ENEPIG sont appliquées pour protéger les minuscules pads SMT et BGA.
Guide DFM pour PCB HDI
Minimisez les cycles de révision et sécurisez des rendements de production maximaux dès la phase de conception initiale.🎯 Configuration des Vias Empilés
- Efficacité d'Espace : Les microvias sont empilés verticalement les uns sur les autres, offrant une densité de routage ultime et des économies d'espace pour les BGA à pas fin (≤ 0,4mm de pas).
- Exigence de Processus : Nécessite la technologie VIPPO (Via-in-Pad Plated Over) Les microvias sous-jacents doivent être entièrement électrolytiques, remplis de cuivre et planarises avant d'empiler la couche suivante.
- Atténuation des Pièges DFM : Évitez de placer des vias enterrés/traversants mécaniques non remplis directement sous les microvias empilés, car cela peut induire des vides ou une migration de soudure lors du refusion.
🌿 Configuration des Vias Décalés
- Choix Rentable : Les microvias sont décalés ou en quinconce horizontalement entre les couches adjacentes (un décalage minimum de ≥ 0,15mm est fortement recommandé).
- Avantage de Processus : Élimine l'exigence rigoureuse de remplissage de cuivre plat à 100% sur chaque couche intermédiaire. Raccourcit le flux de production et améliore le rendement de fabrication de 15%-20%, réduisant considérablement les coûts totaux.
- Atténuation des Pièges DFM : Les concepteurs doivent vérifier les dégagements de chevauchement en microsection et allouer des canaux de routage suffisants autour des pads de vias décalés.
🚀 Les Règles Trop Complexes ? Injectez Nos Fichiers DRC PréconfigurésCompatible avec Altium Designer (.Rules), Cadence Allegro (.tech) et PADS. Importez en un clic pour exécuter une pré-vérification DFM instantanée.
📥 Obtenez Gratuitement le Jeu de Règles DRC HDI
Pourquoi nous choisir ?
Traitement Ultra-Fin pour BGA Avancés
Équipés d'un perçage laser et d'une lithographie à lignes fines de pointe, nous supportons sans effort les BGA ultra-denses avec un pas ≤ 0,4mm, minimisant le nombre de couches et optimisant l'intégrité du signal.
Architectures de Stackup Polyvalentes
Des structures standard 1-N-1 et 2-N-2 (vias empilés ou décalés) aux ELIC Any-Layer avancés, nous offrons toute la gamme des constructions HDI pour équilibrer vos objectifs de coût et contraintes spatiales.
Fiabilité Microvia Sans Compromis
Utilisation de technologies de pointe Via-in-Pad Plated Over (VIPPO) et de vias remplis de cuivre, soutenues par une analyse en microsection à 100% et des tests de choc thermique pour éliminer les fissures ou délaminations des microvias.
Support DFM Proactif
Notre équipe d'ingénierie HDI expérimentée fournit une optimisation de stackup et des revues de fabricabilité gratuites pendant l'étape CAM, garantissant des rendements élevés et un délai de mise sur le marché accéléré.
Capacités Techniques HDI
| Caractéristique de Processus | Capacité Standard | Capacité avancée |
|---|---|---|
| Structure et Paramètres de Base | ||
| Nombre de couches | 4 - 20 Couches | Jusqu'à 40 Couches |
| Architecture de Stackup HDI | 1+N+1, 2+N+2, 3+N+3 | Any-Layer ELIC (Interconnexion de Chaque Couche) |
| Matériaux de base | Standard/High Tg FR-4, Halogène-Free | Megtron 6/7, Série Rogers, Matériaux Haute Vitesse |
| Épaisseur de la carte | 0,40 mm – 3,20 mm | 0,15 mm – 6,00 mm |
| Perçage Laser & Mécanique | ||
| Taille du Via Laser (Diamètre) | 4 mil (0,10 mm) | 3 mil (0,075 mm) |
| Rapport d'Aspect du Via Laser | 1:1 | 1.2:1 |
| Via Mécanique Enterré/Aveugle | 8 mil (0,20 mm) | 6 mil (0,15 mm) |
| Précision de Perçage des Vias | ±2 mil (±50 μm) | ±1 mil (±25 μm) |
| Circuits Fins & Lithographie | ||
| Largeur / Espacement Minimal des Pistes | 3 mil / 3 mil (75 μm) | 1,5 mil / 1,5 mil (38 μm) |
| Compatibilité Pas BGA | ≥ 0,40 mm | ≤ 0,35 mm (Routage à pas fin) |
| Épaisseur de Cuivre sur Couche Externe | 1/3 oz – 1 oz | Jusqu'à 3 oz |
| Épaisseur de Cuivre sur Couche Interne | 1/3 oz – 1 oz | Jusqu'à 2 oz |
| Traitement des Vias & Finitions de Surface | ||
| Processus de Remplissage des Microvias | Pâte de Cuivre / Remplissage par Cuivre Électrolytique | la technologie VIPPO (Via-in-Pad Plated Over) |
| Bouchage des Vias de Noyau | Bouchage par Résine Époxy Non Conductrice | POFV (Via Rempli et Plaqué) / Pâte Conductrice |
| Finitions de Surface | ENIG, OSP, HASL-LF | ENEPIG, Argent par Immersion, Placage Or Dur |
| Tolérance de Contrôle d'Impédance | ±10 % | ±5% (Matrice Différentielle Avancée) |
FAQ sur les PCB HDI
Quelle est la différence entre les architectures 1+N+1, 2+N+2 et Any-Layer ELIC ?
Ces désignations font référence au nombre de cycles de laminage séquentiels et de couches de microvias percées au laser. 1+N+1 (HDI 1 étape) contient une seule couche de microvias laser des deux côtés du noyau. 2+N+2 (HDI 2 étapes) introduit un deuxième laminage séquentiel, permettant aux microvias d'être empilés ou décalés. Any-Layer ELIC (Interconnexion de Chaque Couche) élimine entièrement le noyau rigide, permettant aux microvias de s'interconnecter verticalement à travers n'importe quelle couche, offrant une densité de routage de composants ultime.
Quand dois-je choisir des Vias Décalés plutôt que des Vias Empilés pour optimiser les coûts ?
Si votre empreinte mécanique le permet, choisissez des Vias Décalés. Les vias empilés nécessitent un placage strict via-in-pad (VIPPO) où le via inférieur doit être rempli de cuivre à 100% et entièrement planarisé avant le traitement de la couche suivante. Les vias décalés ne nécessitent pas cette étape de remplissage absolument plat sur les couches intermédiaires, ce qui simplifie le flux de processus, augmente les rendements de fabrication de 15%-20% et réduit les coûts globaux.
Quelles sont vos limites DFM standard pour le diamètre et le rapport d'aspect des microvias laser ?
Notre capacité standard prend en charge un diamètre de via laser de 4 mil (0,10 mm) avec un rapport d'aspect conservateur de 1:1 (profondeur de via sur diamètre de via). Pour les conceptions haute densité avancées, nous pouvons atteindre confortablement une limite de production de 3 mil (0,075 mm) avec un rapport d'aspect allant jusqu'à 1,2:1.
Comment votre usine prévient-elle les fissures de microvias et les défaillances de fiabilité ?
La fiabilité des microvias dépend entièrement d'un électrodéposition de cuivre précise et d'un contrôle strict des contraintes thermiques. Nous employons une inspection optique automatisée (AOI) à 100% ainsi qu'une analyse métallographique transversale régulière pour vérifier l'épaisseur du dépôt de cuivre à l'intérieur des parois des vias. De plus, tous les lots avancés subissent des tests rigoureux de choc thermique pour éliminer tout risque de séparation via-pad cible ou de délaminage à haute température.
Prenez-vous en charge le routage BGA à pas fin en dessous de 0,40 mm ?
Oui. Grâce à notre lithographie avancée et à notre gravure fine, nous prenons en charge des largeurs de piste et des espacements jusqu'à 1,5 mil (38 µm). Cela nous permet de router en toute sécurité des composants BGA avancés avec un pas de ≤ 0,35 mm en utilisant des technologies via-in-pad et un rétrécissement minimal des pistes.
Comment obtenir un empilement précis et un calcul d'impédance pour mon projet ?
Étant donné que le contrôle d'impédance HDI dépend fortement des matériaux de base et des paramètres de stratification, nous fournissons une revue CAM pré-production gratuite. Téléchargez simplement vos données Gerber ou votre concept initial de structure de couches, et notre équipe d'ingénierie construira une matrice d'empilement validée et manufacturable à l'aide des outils de modélisation d'impédance Polar sous 24 heures.
Prêt à Lancer Votre Projet Haute Densité ?
Demander un DevisCentre d'aide