QFNパッケージは、電源、ワイヤレスモジュール、センサー、マイクロコントローラー、自動車用電子機器など、さまざまな製品に使われています。小型のフットプリント、短い電気経路、効率的な熱伝導により、大型のリード付きパッケージに代わる魅力的な選択肢です。しかし、省スペースを実現する同じ底面接続によって、QFNのフットプリント設計、はんだ付け、検査には、より厳密な管理が求められます。

では、QFNパッケージとは何でしょうか。また、PCB設計者は採用前に何を知っておく必要があるでしょうか。このガイドでは、QFNの構造、一般的な種類、利点、制約、PCBレイアウト要件、実装方法、不良を防ぐための実践方法について説明します。

要点

  • QFNはQuad Flat No-Leadの略です。 電気端子は主にパッケージの四辺に沿った底面に配置されています。
  • 「リードレス」はパッケージ形状を表すものであり、材料の規制適合性を示すものではありません。 QFNには、外側に突き出たガルウィング型リードがありません。ただし、それだけで部品が鉛フリーまたはRoHS指令に適合しているとは限りません。
  • 多くのQFNには、中央に露出パッドがあります。 露出パッドは、放熱、電気接続、またはその両方の役割を果たします。グラウンドに接続されていると決めつけず、必ず部品のデータシートを確認してください。
  • 主な利点は、小型であること、寄生インダクタンスが小さいこと、熱特性に優れていること、標準的な表面実装工程に対応できることです。
  • 主な課題は、はんだ接合部が見えにくいこと、工程公差が厳しいこと、サーマルパッドにボイドが生じること、リワークが難しいことです。
  • 必ず部品メーカーが推奨するランドパターンを基準にしてください。 一般的なQFN設計ルールはレビューに役立ちますが、パッケージ固有の寸法や指示に取って代わるものではありません。

QFNパッケージとは？

QFN、すなわち Quad Flat No-Leadパッケージは、薄型の表面実装ICパッケージです。側面から長い金属ピンが伸びる代わりに、パッケージ底面の周縁に平坦な金属端子を備えています。これらの端子を、PCB上の対応する銅箔パッドにはんだ付けします。

「 quad 」は、端子が四辺に配置されていることを意味します。関連するパッケージであるDFN（Dual Flat No-Lead）は、向かい合う二辺に端子を備えています。

QFNは、成形された本体が半導体ダイよりわずかに大きいだけの場合があるため、チップスケールに近いパッケージとして説明されることがよくあります。Analog Devicesは、関連するリードフレーム・チップスケール・パッケージについて、銅製リードフレーム上に形成され、周縁パッドと露出パドルを備えた樹脂封止のリードレスパッケージと説明しています。露出パドルはPCBにはんだ付けされます。この構造により基板面積を削減しながら、電気と熱の経路を短くできます。

QFN package 3D isometric view showing bottom perimeter contact pads and central exposed thermal pad

QFNパッケージにはピンがありますか？

電気的な意味ではありますが、外側に突き出た脚の形ではありません。「ピン」は、底面にある金属化端子またはランドを指し、パッケージの端面に一部が露出している場合もあります。QFPのリードのように外側へ伸びていないため、パッケージのフットプリントとリードインダクタンスを小さくできます。

QFNの下にある露出パッドとは？

多くのQFNパッケージでは、底面中央に大きな金属パッドがあります。次のような名称で呼ばれることがあります。

  • 露出パッド
  • 露出パドル
  • サーマルパッド
  • ダイ接着パッド
  • グラウンドパッド

このパッドは、ダイまたはリードフレームからPCBへの直接的な経路を作ります。対応するPCBランドにはんだ付けすると、熱抵抗を下げ、電気的なグラウンド接続を改善できます。その後、サーマルビアを使って、熱を表層から内層または裏面の銅箔プレーンへ伝えられます。

ただし、露出パッドは 必ずしもグラウンド接続ではありません。デバイスによって、グラウンド、電源レール、スイッチングノード、別の信号、または電気的に未接続のいずれかに接続されている可能性があります。データシートの指示に正確に従ってください。

QFNパッケージの構造

一般的なワイヤボンディング型QFNは、通常、次の5つの主要部品で構成されます。

  1. 半導体ダイ： デバイスの機能を実現するアクティブなシリコンです。
  2. 銅製リードフレーム： ダイを支え、外部端子を形成します。
  3. ダイ接着材： ダイを中央のパドルに接着します。
  4. ボンディングワイヤ： ダイ上のパッドとリードフレームの端子を接続します。
  5. 封止樹脂： 内部構造を封止して保護します。
Cross-section diagram of wire-bonded QFN package construction showing silicon die, lead frame, and bond wires

成形後、パッケージはソーイングまたはパンチングによって個片化されます。新しいQFNの中には、ボンディングワイヤの代わりに、はんだバンプや銅ピラーなどのフリップチップ接続を採用するものもあります。これらの構造により、内部の電気経路をさらに短縮し、異なる性能要件や配線要件に対応できます。

実装後のPCBでは、はんだ接合部が周辺端子と露出パッドを基板に接続します。そのためPCBは、単なる機械的な支持体ではなく、パッケージの熱システムの一部です。

QFNパッケージの一般的な種類

QFNの用語は、半導体メーカー間で完全には統一されていません。以下の分類は一般的な構造と機能を示すものですが、正式な仕様としてはパッケージ図面を参照してください。

標準QFN

標準QFNは、4辺すべてに1列の周辺端子を備えています。中央に露出パッドを設ける場合もあります。この形式は、アナログIC、電源管理デバイス、インターフェースIC、RF部品、マイクロコントローラーなどに広く使われています。

露出パッド付きQFN

露出パッド付きQFNは、放熱、電気接続、またはその両方を担う大きな底面パッドを備えています。露出パッドは一般的ですが、そのサイズやネットへの割り当てはさまざまです。デバイスによっては、複数の露出パッドを備えるものもあります。

側面はんだ濡れ性フランク付きQFN

標準QFNのはんだ接合部は、その大部分が本体の下に隠れています。側面はんだ濡れ性フランクの設計では、端子の縁を変更し、側面にはんだフィレットが見えるようにします。この機能は自動光学検査に役立ち、接合部の目視確認が求められる製造基準のもとで特に有用です。

フリップチップQFN

フリップチップQFNは、従来のボンディングワイヤではなく、バンプまたはピラーを介してダイをリードフレームに接続します。設計によっては、相互接続の短縮、電流処理能力の向上、または異なる放熱経路を実現できます。

多列QFN

多列QFNは、パッケージ周辺部の下またはその近くに、2列以上の接点を配置します。はんだボールを使わずに入出力密度を高められますが、フットプリント、配線、検査、実装は単列QFNより複雑になることがあります。

パワーQFN

パワーQFNパッケージは、パワー半導体や電源管理IC向けに最適化されています。大型または非対称のパッド、複数の露出領域、大電流用の接続部を備える場合があります。PCBの銅箔やビアの要件は、デバイス固有の熱解析と電気解析に基づいて決定してください。NXPは、露出パッドとビアの設計は、製品の電力損失およびアプリケーションの要件によって異なると説明しています。

エアキャビティQFN

エアキャビティ型では、ダイの周囲を従来のトランスファーモールドで直接封止せずに、ダイをパッケージ内に収めます。電気特性、周波数応答、または特殊なダイ要件を満たすために高いパッケージコストが正当化される、一部のRFおよびマイクロ波用途で使用されます。

QFNパッケージの利点

小さなPCB実装面積

端子がパッケージ本体から突き出していないため、QFNは通常、同等のガルウィング型パッケージより基板面積を小さく抑えられます。薄型であるため、小型製品や高さに制約のある製品にも適しています。

優れた電気特性

端子経路が短いため、長く成形されたリードに比べて寄生インダクタンスと抵抗を低減できます。PCBレイアウトも同様に適切に管理されていれば、高速デジタル信号、RF回路、スイッチング電源コンバーター、高精度アナログ設計に有利です。

効率的な熱伝達

露出パッドが適切にはんだ付けされている場合、ダイからPCBの銅箔へ熱を伝えられます。サーマルビアを使うと、熱を内層プレーンや基板の反対面へ分散できます。ただし、実際の接合部温度は、電力損失、銅箔面積、層構成、気流、近接部品、界面の品質、筐体の条件にも左右されます。

軽量かつ薄型のパッケージ

QFNは軽量で薄型です。そのため、携帯機器、センサー、通信モジュール、ウェアラブル機器、産業用制御機器など、スペースに制約のある実装に適しています。

標準的なSMT工程に対応

QFNは、一般的なはんだペースト印刷、ピックアンドプレース、リフロー装置を使って実装できます。標準的なQFN実装工程では、通常アンダーフィルは必要ありません。

QFNパッケージの制約

隠れたはんだ接合部

QFNの接合部の大部分は本体の下にあるため、通常の目視検査では接続全体を確認できません。二次元X線検査では、多くのオープン、ブリッジ、ボイドを検出できます。側面はんだ濡れ性パッケージは周辺接合部の光学検査を改善しますが、中央のパッドは見えるようになりません。

フットプリントと工程の厳しい公差

ファインピッチのパッドでは、ソルダーマスクの位置合わせ、ステンシルの誤差、はんだペーストの過剰塗布、搭載位置のずれに対する余裕が限られます。フットプリントにわずかな誤りがあるだけでも、ブリッジ、はんだ不足、または製造ロット全体にわたる接合不良が発生する可能性があります。

サーマルパッドのボイド

リフロー中、大きな露出パッドの下にフラックスガスが閉じ込められることがあります。ある程度のボイドは避けられない場合がありますが、大きなボイドや偏った集中は、熱伝達、電流の流れ、または機械的支持を損なう可能性があります。許容限度は、普遍的な割合ではなく、部品サプライヤー、実装規格、製品の信頼性要件に基づいて決める必要があります。

試作とリワークがより難しい

下面に接合部があるため、QFNは一般的なはんだごてでははんだ付けが困難です。リワークには通常、制御された予熱、ホットエア、適切なノズル、新しいはんだペースト、正確な位置合わせが必要です。加熱を繰り返すと、部品、PCBパッド、ソルダーマスク、または近接部品が損傷するおそれがあります。

PCB実装能力への依存度が高い

CAD上では正しく見える設計でも、ステンシル、ペースト、搭載精度、リフロープロファイル、湿度管理、検査方法が適切でなければ、実装に失敗することがあります。PCB設計者、基板製造業者、実装業者が早期に連携することで、このリスクを低減できます。

QFN、QFP、DFN、BGAパッケージの比較

特徴QFNQFPDFNBGA
外部接続4辺に配置された平坦な下面端子4辺に配置されたガルウィングリード2辺に配置された平坦な下面端子パッケージ下面のはんだボール配列
一般的な基板実装面積大量中程度ピン数が少ない場合は大きめI/O数が多い場合は非常に大きい
電気的な経路短いリードが形成されている分、長い短い短い（アレイ構成による）
熱経路露出パッドを備えることが多いパッケージによる露出パッドを備えることが多いボール、サーマルボール、その他の構造を使用する場合がある
はんだ接合部の視認性限定的。X線検査がよく用いられる目視しやすい限定的隠れているため、X線検査が一般的
手作業での試作難しい比較的容易難しい非常に難しい
最適な用途小型で、I/O数が中程度までの設計、熱対策または高周波設計アクセスしやすいリードと容易な検査を重視する設計端子が2辺に配置された小型部品I/O数の多いプロセッサ、FPGA、メモリ、および高密度デバイス

どのパッケージも、常に他より優れているわけではありません。I/O数、基板面積、消費電力、信号性能、検査要件、実装能力、リワーク方針、入手性、および総コストに基づいて選定してください。

QFNのPCBフットプリントとレイアウトのガイドライン

1. 正確なパッケージ図面を確認する

製品のパッケージ名だけをもとにフットプリントを作成しないでください。「QFN-32」と表示された部品でも、ボディサイズ、ピッチ、端子長、露出パッドの寸法、または1番ピンの表示が異なる場合があります。

以下を確認してください：

  • メーカーの正式な部品番号
  • パッケージコードと改訂版
  • ボディ寸法と公差
  • 端子数、ピッチ、幅、長さ
  • 露出パッドのサイズと電気的な接続先
  • 推奨PCBランドパターン
  • 推奨されるソルダーマスクおよびペーストマスクの開口部
  • 1番ピンの位置と部品の回転方向
  • 湿度感度とリフロー限界

データシートに正式な推奨フットプリントではなくレイアウト例が記載されている場合は、その解釈について部品メーカーおよび実装業者に確認してください。

2. 1番ピンと向きを検証する

QFNでは、点、面取り、切り欠き、またはその他の目立ちにくい印で1番ピンを示すことがあります。データシートの底面図または上面図の表記をECADフットプリントと照合してください。次に、回路図のピン番号、銅箔パッド、シルクスクリーン、実装図、重心の回転角度、および部品搭載データを確認してください。

独立したライブラリレビューは、向きを逆にした部品を量産後に交換する費用と比べれば、わずかなコストで済みます。

3. 外周パッドとはんだマスクを一体で設計する

QFNの外周端子には、銅箔ランドよりもマスク開口部を大きくしてはんだがランドの縁まで濡れ広がるようにできるため、非ソルダーマスク定義パッドが一般に推奨されます。ただし、ファインピッチ設計では、信頼性の高いソルダーマスクのウェブを設ける余地がない場合、複数パッドにまたがる開口部や溝状のマスク開口部が必要になることがあります。Analog Devicesは、0.4 mmピッチの部品と、それより粗いピッチの部品におけるこの違いを説明しています。 Analog Devices AN-772

銅箔、ソルダーマスク、ペーストマスク、製造時の位置合わせ精度、および実装業者の能力を、ひとつのシステムとして考えてください。理論上のフットプリント形式を維持するためだけに、マスクダムを基板メーカーの実証済みの製造限界より狭くしないでください。

4. 露出パッドを正しいネットに接続する

データシートのネット割り当てとレイアウト指示に従ってください。パッドがグラウンドの場合は、低インピーダンスの経路で意図したグラウンド構造に接続してください。スイッチングノードまたは電源の場合は、グラウンドプレーンへの意図しない短絡を防ぎ、隣接層へのノイズ結合も考慮してください。

メーカーが明示的に許可していない限り、露出パッドの下に無関係な信号を配線しないでください。パッドには、銅箔を全面に設ける、銅箔を分割する、絶縁する、または特定の接続パターンを採用する必要がある場合があります。

5. サーマルビアアレイを設計する

サーマルビアは、露出パッドから他の銅層へ熱と電流を伝えます。ビアの数、仕上がり穴径、ピッチ、めっき、充填、キャップ処理、接続方法は、熱性能とはんだ付けの挙動に影響します。

一般的なアプリケーションノートでは、直径約0.3 mmのビアを約1.0～1.2 mm間隔で配置する例がよく示されていますが、これは設計ルールとして一律に適用できるものではなく、あくまで初期検討用の例です。TI、NXP、Analog Devicesも、パッケージや製造プロセスの条件に応じた異なるテント、プラグ、ソルダーマスクの方法を説明しています。適切な方法は、部品、PCBの厚さ、銅箔の厚さ、熱目標、はんだ付けプロセス、基板製造能力によって異なります。 TI QFNレイアウトガイドライン そして NXP PwrQFN実装ガイドライン

ビア・イン・パッド設計では、ビアを充填・キャップするか、プラグするか、テントするか、あるいは開放状態にするかを、基板製造業者および実装業者に確認してください。大きすぎる開放ビアは、露出パッド接合部からはんだを吸い取ったり、反対面に突起を生じさせたりすることがあります。

6. 大きなパッドにはウィンドウペーン型のステンシルパターンを使用する

露出パッド全体に大きな一つの領域でソルダーペーストを印刷すると、ペーストの塗布量が多くなりすぎたり、フラックスガスが閉じ込められたり、部品が浮いたり、ブリッジが発生しやすくなったりすることがあります。複数の小さな開口部に分割した「ウィンドウペーン」パターンを使うと、ペースト量を調整し、ガスの抜け道を確保できます。

メーカーのガイダンスでは、一般に ペースト被覆率50～80% が露出パッドの初期検討範囲として示されていますが、最終的なステンシル設計は、パッケージ、ペースト、ステンシル厚、開口面積比、基板表面仕上げ、リフロープロファイルに合わせて調整する必要があります。

QFN stencil design showing windowpane aperture array pattern for thermal pad to prevent solder voiding

7. 熱の流れを考慮して銅箔を設計する

サーマルビアは、十分な銅箔に接続されていなければ効果を発揮しません。適切な内部層または底面層のプレーンを使用し、熱的に適切な箇所ではビアをソリッド接続し、十分な銅箔の拡散面積を確保してください。そのうえで、部品の熱データ、電力損失の計算、実際の動作条件に基づいて設計を検証します。

データシートに記載された接合部・周囲間熱抵抗値を、試験基板の条件を確認せずに設計計算へそのまま使用しないでください。基板のスタックアップ、銅箔、気流、筐体は、試験条件と大きく異なる場合があります。

8. 重要な部品と配線を近くに配置する

デカップリングコンデンサ、ブートストラップ部品、フィードバック回路、発振子、整合回路、電流検出配線は、デバイスの機能別レイアウトガイダンスに従って配置してください。QFNのパッケージインダクタンスが小さくても、長い配線やリファレンスが適切でないPCB配線を補うことはできません。

スイッチング電源やRFデバイスでは、推奨評価ボードのレイアウトが参考になります。ただし、そのまま無条件にコピーするのではなく、量産用のスタックアップや設計ルールに照らして検討してください。

QFNパッケージはどのように実装されるか

はんだペースト印刷

ステンレス製ステンシルを使って、周辺パッドと露出パッド領域にソルダーペーストを塗布します。開口部のサイズ、ステンシル厚、壁面仕上げ、位置合わせによってペースト量が決まります。パッケージが接合部を覆った後では印刷不良の診断が難しくなるため、ソルダーペースト検査が有効です。

ピックアンドプレース

自動装置は、パッケージ本体の認識、パッドの認識、またはその両方を使ってQFNを配置します。ファインピッチまたは高精度が求められる実装では、ローカルフィデューシャルによって位置合わせの精度を高められます。適切な重心、回転角度、ノズル、吸着高さ、配置荷重を実装データで定義してください。

リフローはんだ付け

基板を制御された温度プロファイルに通し、フラックスを活性化させ、はんだを溶融して接合部を形成します。プロファイルは、部品の温度上限と吸湿条件を守りながら、ソルダーペースト供給元のガイダンスに従って設定してください。別の基板向けの炉設定を流用するより、実際の製品でプロファイルを測定するほうが確実です。

検査

検査には、次の方法を組み合わせる場合があります。

  • 部品搭載前のソルダーペースト検査
  • 部品の位置と目視可能な端部の自動光学検査
  • 隠れたオープン、ブリッジ、ボイド、はんだ分布を確認するX線検査
  • 対応している場合は、電気検査またはバウンダリスキャン検査
  • 機能テスト
  • 工程認定または故障調査のための断面解析

標準的なQFNでは、フィレットのつま先部を完全に目視することは一般にできません。そのため、工程の監視や故障解析にはX線がよく使用されます。 Analog Devices QFN実装ガイドライン

X-ray inspection view of QFN solder joints showing thermal pad solder voiding and pin bridging defects

QFN実装でよくある欠陥とその予防方法

不良考えられる原因予防策
はんだブリッジペースト過多、開口部が大きすぎる、マスク位置合わせ不良、配置ずれフットプリントを確認し、ステンシル開口部を縮小または形状変更し、位置合わせと配置の管理を改善する
オープンまたは接合強度の弱い接合部ペースト不足、ペースト離型不良、酸化、基板の反り、不適切なプロファイルステンシル面積比、ペーストの状態、表面仕上げ、コプラナリティ、保管状態、リフロープロファイルを確認する
露出パッドのボイド過多ペースト開口部が大きい、フラックスのガス抜け、ビアへのはんだ吸い込み、不適切なプロファイル開口部を分割し、被覆率とプロファイルを最適化し、ビア処理を見直して、X線で確認する
部品の浮きまたは傾き中央パッドのペースト過多、またははんだ量の不均衡ペーストの塗布量を均衡させ、露出パッドへの過剰なペースト塗布を減らす
ビアへのはんだ流出パッド内のビアが大きすぎる、または開放されている管理された小径ビアを使用するか、合意したプラグ、充填、キャップ、テントの方法を採用する
向きの誤りピン1マークが曖昧、または重心の回転方向が誤っている明確な実装マーキングを使用し、ECADビューを確認して、初品検査を実施する
断続的な熱故障露出パッドの接続不足、銅箔不足、有効なビア数の不足電力損失を再計算し、パッド／ビア／プレーンの経路を改善して、実機で温度を検証する

QFNパッケージはどのような場合に適していますか？

次の要件がある設計には、QFNが適しています。

  • 小型で薄型の部品
  • 電気経路が短く、リード寄生成分が小さい
  • PCBへの効率的な熱伝達
  • フルボールグリッドアレイを使わずに、中〜高密度の端子を実現できる
  • 量産規模での自動SMT実装

次のような場合は、別のパッケージを検討してください。

  • 手作業での組み立てや目視検査のしやすさを最優先する
  • 実装業者が選択したピッチで、安定した搭載、リフロー、またはX線検査を行えない
  • 現場で迅速かつ簡単に修理する必要がある
  • 実用的なQFNでは必要なI/O数を確保できない
  • 基板のたわみ、厳しい温度サイクル、または信頼性要件の観点から、認定済みの別のパッケージが適している

パッケージの選定は、回路図や部品価格だけでなく、PCBと実装工程も考慮して行ってください。

QFNの設計・製造チェックリスト

QFNを使用したPCBをリリースする前に、次の点を確認してください。

  • 部品の正確なパッケージコードと最新版のデータシートを使用した
  • 露出パッドが放熱用、電気接続用、またはその両方であるかを確認した
  • ピン番号、ピン1の位置、ピックアンドプレース時の回転方向を確認した
  • 銅箔、ソルダーマスク、メタルマスクの形状をそれぞれ個別に確認した
  • PCBおよび実装業者と、サーマルビアのサイズ、ピッチ、処理方法について合意した
  • 露出パッドに適した分割ペーストパターンを使用した
  • ステンシル開口部の面積比と、はんだペーストの抜けやすさを確認した
  • 必要な放熱経路を確保するのに十分な銅箔を設けた
  • 必要に応じて、はんだペースト検査、X線検査、電気試験、機能試験を計画した
  • 防湿管理と製品固有のリフロープロファイルを定めた
  • 量産前に初品を製造し、レビューした
  • 部品と製品の要件に基づいて、ボイドおよび隠れたはんだ接合部の合格基準を定めた

QFNパッケージに関するよくある質問

QFNは何の略ですか？

QFNは Quad Flat No-Leadの略です。「Quad」は4辺に端子があることを指し、「No-Lead」は長く突き出たリードがないことを意味します。

QFNパッケージは鉛フリーですか？

必ずしもそうではありません。「No-Lead」はパッケージから突き出たリードがないことを表すもので、材料の組成を保証するものではありません。部品のRoHS、表面処理、物質適合性に関する文書を確認してください。

QFNとDFNは同じですか？

いいえ。どちらもフラットなリードレスパッケージですが、QFNは通常4辺に端子があり、DFNは向かい合う2辺に端子があります。

QFNとBGAは同じですか？

いいえ。QFNはパッケージ外周に平坦な下面端子があり、中央に露出パッドを備える場合もあります。BGAはパッケージ下面に配列されたはんだボールを使用します。BGAは一般により多くのI/O数に対応でき、QFNは対応するデバイスであれば、より小型で構造が簡単です。

QFNパッケージは手はんだ付けできますか？

試作では、はんだペースト、ステンシル、温度を制御したホットエアまたはリフロー板、適切なフラックス、拡大鏡を使って実装できます。一般的なはんだごてだけでは、中央の露出パッドには安定してはんだ付けできません。量産では、管理されたSMT工程を使用してください。

QFNの露出パッドはグラウンドに接続する必要がありますか？

いいえ。グラウンドに接続することが多いものの、適切な接続先はデバイスごとに異なります。誤った接続は、誤動作、ノイズ、過熱、または直接的な短絡を引き起こす可能性があります。

QFNのはんだ接合部はどのように検査しますか？

パッケージの位置や目視可能な端部の状態は、目視検査または自動光学検査で確認し、隠れたはんだの分布、ブリッジ、未接合、ボイドはX線で検査します。電気試験と機能試験も検査範囲の拡充に役立ちます。側面濡れ性のあるQFNは、外周のフィレットを光学的に検査しやすくなります。

QFNのサーマルパッド下にボイドが発生する原因は？

主な原因には、フラックスのガス放出、ペーストの過剰な塗布、ステンシル開口部が大きく分割されていないこと、はんだのビアへの吸い込み、不適切なリフロープロファイルなどがあります。ステンシル開口部の分割、ペースト量の管理、適切なビア処理、検証済みの温度プロファイルにより、ボイドの発生を抑えられます。

まとめ

QFNパッケージは、小さな実装面積、短い電気接続、PCBへの効果的な放熱経路を兼ね備えています。こうした利点から、高密度、高周波、低消費電力が求められる電子機器で重宝されています。ただし、その性能はPCBのフットプリントと実装工程に大きく左右されます。

最も確実な方法はシンプルです。メーカー指定のランドパターンを正確に使用し、露出パッドのネットを確認したうえで、製造パートナーとビアおよびステンシルの設計方針を検討し、適切な装置で隠れたはんだ接合部を検査します。製造前に短時間の製造性レビューを行えば、後工程で高くつくブリッジ、ボイド、向き、熱に関する問題を防げます。